JPH0278250A - 半導体パッケージの封止枠の装着方法 - Google Patents
半導体パッケージの封止枠の装着方法Info
- Publication number
- JPH0278250A JPH0278250A JP23061088A JP23061088A JPH0278250A JP H0278250 A JPH0278250 A JP H0278250A JP 23061088 A JP23061088 A JP 23061088A JP 23061088 A JP23061088 A JP 23061088A JP H0278250 A JPH0278250 A JP H0278250A
- Authority
- JP
- Japan
- Prior art keywords
- sealing frame
- sealing
- printed wiring
- frame
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000853 adhesive Substances 0.000 claims description 29
- 230000001070 adhesive effect Effects 0.000 claims description 29
- 239000012790 adhesive layer Substances 0.000 claims description 16
- 239000011295 pitch Substances 0.000 claims 4
- 239000007767 bonding agent Substances 0.000 abstract 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はＰＧＡのような半導体パッケージの封止枠の装
着方法に関する。
着方法に関する。
従来にあっては、封止枠用材を枠形状に切断加工して封
止枠６を形成し、この封止枠６に接着剤層２を設けて各
封止枠６を位置決めプレート１０にセットし、パッケー
ジ本体となる複数のプリント配線板が配列形成された基
板５に各封止枠６を各プリント配線板４に対応させて接
着させることにより装着されている。
止枠６を形成し、この封止枠６に接着剤層２を設けて各
封止枠６を位置決めプレート１０にセットし、パッケー
ジ本体となる複数のプリント配線板が配列形成された基
板５に各封止枠６を各プリント配線板４に対応させて接
着させることにより装着されている。
【発明が解決しようとする課ｆｉｌ
従来の方法にあっては、封止枠６が単体であるため、逐
一位置決めプレー）１（Ｈこセットしなければならない
など基本的に封止枠６を一個毎基板５のプリント配線板
に装着しなければならなく、従って、大量生産には適し
ていないという問題があった。 本発明は上記事情に鑑みて為されたものであり、その目
的とするところは、複数の封止枠を一度に装着でき、し
かも、装着位置のばらつきも少ない半導体パッケージの
封止枠の装着方法を提供することにある。 【課題を解決するための手段］ 本発明の半導体パッケージの封止枠の装着方法における
第１の手段は、封止枠用材１の片面に所定ピッチで接着
剤を枠状に塗布し、封止枠用材１の枠状の接着剤層２の
内側をくり抜くと共に接着剤１２の外周に凹溝３を設け
、封止枠用材１をプリント配線板４が所定のピッチで配
列形成された基板５に枠状の接着剤Ｎ２と各プリント配
線板４とを対応させて接合し、この後、凹溝３にで封止
枠用材１を切断し封止枠６を形成することにより基板５
の各プリント配線板４に封止枠６を装着し、次いで基板
１を各プリント配線板４毎に切断することを特徴とする
ものであり、第２の手段は、封止枠用材１の片面に所定
ピッチで接着剤を枠状に塗布すると共に他面に接着シー
ト７を貼着し、封止枠用材１を枠状の接着剤Ｍ２の内周
と外周に沿って切断して接着シート７上に所定の枠形状
の複数の封止枠６を形成し、この後、複数の封止枠６を
接着剤Ｎ２にて接着シート７を介して一体的にプリント
配線板４が所定のピッチで配列形成された基板５に各封
止枠６と各プリント配線板４とを対応させて接合し、次
いで、接着シート７を剥がすと共に基板５を各プリント
配線＠４毎に切断することを特徴とするものであり、こ
の構成により上記課題が解決されたものである。 ［作用］ 本発明の第１の手段にあっては、封止枠用材１をプリン
ト配線板４が所定のピッチで配列形成された基板に枠状
の接着剤層２と各プリント配線板４とを対応させて接合
し、この後、凹溝３にて封止枠用材１を切断し封止枠６
を形成することにより基＠１の各プリント配線板４に封
止枠６を装着し、次いで基板１を各プリント配線板４毎
に切断するので、又、第２の手段にあっては、接着シー
ト７上に所定の枠形状の複数の封止枠６を形成し、この
後、複数の封止枠６を接着剤層２にて接着シート７を介
して一体的にプリント配線板４が所定のピッチで配列形
成された基板５に各封止枠６と各プリント配線板４とを
対応させて接合し、次いで、接着シート７を剥がすと共
に基板５を各プリント配線板４毎に切断するので、複数
の封止枠６の装着が一度にでき、しかも、装着位置のば
らつきも少なくなるものである。 以下、本発明を添付の図面に基づいて説明する。 第１図及び第２図は本発明の一実施例を示しでおり、ま
ず封止枠用材１の片面に所定ピッチで接着剤を枠状に塗
布する（第１図（ａ））。 次に、この封止枠用材１の枠状の接着剤層２の内側をく
り抜くと共に接着剤層２の外周に凹溝３を貫通させない
ように設ける（第１図（ｂ）（Ｃ））。 この後、封止枠用材１をプリント配線板４が所定のピッ
チで配列形成された基板５に枠状の接着剤層２と各プリ
ント配線板４とを対応させて接合する（第１図（ｄ））
。 次に、カッター９により凹溝３にて封止枠用材１を切断
し封止枠６を形成することｔこより基板１の各プリント
配線板４に封止枠６を装着させる（第１図（ｆ））。 次いで、基板５を各プリント配線板４毎に切断する（第
２図）。 尚、プリント配線板４０半導体装用四部８に半導体を実
装し、プリント配線板４の各導体パターンとボンディン
グさせて電気的に接続し、封止枠６内に封止樹脂を充填
させて封止することにより半導体パッケージを製造する
。 Ｐ１４３図及び第４図は本発明の他の実施例を示してお
り、まず上記実施例と同様に封止枠用材１の片面に所定
ピッチで接着剤を枠状に塗布する（、ｆＩｆＪ３図（ａ
））。 この封止枠用材１の他面には接着シート７を貼着した後
、封止枠用材１を枠状の接着剤／１２の内周と外周に沿
って切断して接着シート７上に所定の枠形状の複数の封
止枠６を形成する（第３図（ｂ）（Ｃ））。 次に、複数の封止枠６を接着剤層２にて接着シート７を
介して一体的にプリント配線板４が所定のピッチで配列
形成された基板５に各封止枠６と各プリント配線板４と
を対応させて接合し、次いで、接着シート７を剥がす（
第３図（Ｃ））。 次に、基板５を各プリント配線板４毎に切断する（！＠
４図）。 【発明の効果】 本発明のＰＩＩＪｌの手段にあっては、封止枠用材をプ
リント配線板が所定のピッチで配列形成された基板に枠
状のＩＩｉ着剤層と各プリント配線板とを対応させて接
合し、この後、凹溝にて封止枠用材を切断し封止枠を形
成することにより基板の各プリント配線板に封止枠を装
着し、次いで基板を各プリント配線板毎に切断するので
、又、第２の手段にあっては、接着シート上に所定の枠
形状の複数″の封止枠を形成し、この後、複数の封止枠
を接着剤層にて接着シートを介して一体的にプリント配
線板が所定のピッチで配列形成された基板に各封止枠と
各プリント配線板とを対応させて接合し、次いで、接着
シートを剥がすと共に基板を各プリント配線板毎に切断
するので、複数の封止枠の装着が一度にでき、しかも、
装着位置のばらつきも少なくなるものである。
一位置決めプレー）１（Ｈこセットしなければならない
など基本的に封止枠６を一個毎基板５のプリント配線板
に装着しなければならなく、従って、大量生産には適し
ていないという問題があった。 本発明は上記事情に鑑みて為されたものであり、その目
的とするところは、複数の封止枠を一度に装着でき、し
かも、装着位置のばらつきも少ない半導体パッケージの
封止枠の装着方法を提供することにある。 【課題を解決するための手段］ 本発明の半導体パッケージの封止枠の装着方法における
第１の手段は、封止枠用材１の片面に所定ピッチで接着
剤を枠状に塗布し、封止枠用材１の枠状の接着剤層２の
内側をくり抜くと共に接着剤１２の外周に凹溝３を設け
、封止枠用材１をプリント配線板４が所定のピッチで配
列形成された基板５に枠状の接着剤Ｎ２と各プリント配
線板４とを対応させて接合し、この後、凹溝３にで封止
枠用材１を切断し封止枠６を形成することにより基板５
の各プリント配線板４に封止枠６を装着し、次いで基板
１を各プリント配線板４毎に切断することを特徴とする
ものであり、第２の手段は、封止枠用材１の片面に所定
ピッチで接着剤を枠状に塗布すると共に他面に接着シー
ト７を貼着し、封止枠用材１を枠状の接着剤Ｍ２の内周
と外周に沿って切断して接着シート７上に所定の枠形状
の複数の封止枠６を形成し、この後、複数の封止枠６を
接着剤Ｎ２にて接着シート７を介して一体的にプリント
配線板４が所定のピッチで配列形成された基板５に各封
止枠６と各プリント配線板４とを対応させて接合し、次
いで、接着シート７を剥がすと共に基板５を各プリント
配線＠４毎に切断することを特徴とするものであり、こ
の構成により上記課題が解決されたものである。 ［作用］ 本発明の第１の手段にあっては、封止枠用材１をプリン
ト配線板４が所定のピッチで配列形成された基板に枠状
の接着剤層２と各プリント配線板４とを対応させて接合
し、この後、凹溝３にて封止枠用材１を切断し封止枠６
を形成することにより基＠１の各プリント配線板４に封
止枠６を装着し、次いで基板１を各プリント配線板４毎
に切断するので、又、第２の手段にあっては、接着シー
ト７上に所定の枠形状の複数の封止枠６を形成し、この
後、複数の封止枠６を接着剤層２にて接着シート７を介
して一体的にプリント配線板４が所定のピッチで配列形
成された基板５に各封止枠６と各プリント配線板４とを
対応させて接合し、次いで、接着シート７を剥がすと共
に基板５を各プリント配線板４毎に切断するので、複数
の封止枠６の装着が一度にでき、しかも、装着位置のば
らつきも少なくなるものである。 以下、本発明を添付の図面に基づいて説明する。 第１図及び第２図は本発明の一実施例を示しでおり、ま
ず封止枠用材１の片面に所定ピッチで接着剤を枠状に塗
布する（第１図（ａ））。 次に、この封止枠用材１の枠状の接着剤層２の内側をく
り抜くと共に接着剤層２の外周に凹溝３を貫通させない
ように設ける（第１図（ｂ）（Ｃ））。 この後、封止枠用材１をプリント配線板４が所定のピッ
チで配列形成された基板５に枠状の接着剤層２と各プリ
ント配線板４とを対応させて接合する（第１図（ｄ））
。 次に、カッター９により凹溝３にて封止枠用材１を切断
し封止枠６を形成することｔこより基板１の各プリント
配線板４に封止枠６を装着させる（第１図（ｆ））。 次いで、基板５を各プリント配線板４毎に切断する（第
２図）。 尚、プリント配線板４０半導体装用四部８に半導体を実
装し、プリント配線板４の各導体パターンとボンディン
グさせて電気的に接続し、封止枠６内に封止樹脂を充填
させて封止することにより半導体パッケージを製造する
。 Ｐ１４３図及び第４図は本発明の他の実施例を示してお
り、まず上記実施例と同様に封止枠用材１の片面に所定
ピッチで接着剤を枠状に塗布する（、ｆＩｆＪ３図（ａ
））。 この封止枠用材１の他面には接着シート７を貼着した後
、封止枠用材１を枠状の接着剤／１２の内周と外周に沿
って切断して接着シート７上に所定の枠形状の複数の封
止枠６を形成する（第３図（ｂ）（Ｃ））。 次に、複数の封止枠６を接着剤層２にて接着シート７を
介して一体的にプリント配線板４が所定のピッチで配列
形成された基板５に各封止枠６と各プリント配線板４と
を対応させて接合し、次いで、接着シート７を剥がす（
第３図（Ｃ））。 次に、基板５を各プリント配線板４毎に切断する（！＠
４図）。 【発明の効果】 本発明のＰＩＩＪｌの手段にあっては、封止枠用材をプ
リント配線板が所定のピッチで配列形成された基板に枠
状のＩＩｉ着剤層と各プリント配線板とを対応させて接
合し、この後、凹溝にて封止枠用材を切断し封止枠を形
成することにより基板の各プリント配線板に封止枠を装
着し、次いで基板を各プリント配線板毎に切断するので
、又、第２の手段にあっては、接着シート上に所定の枠
形状の複数″の封止枠を形成し、この後、複数の封止枠
を接着剤層にて接着シートを介して一体的にプリント配
線板が所定のピッチで配列形成された基板に各封止枠と
各プリント配線板とを対応させて接合し、次いで、接着
シートを剥がすと共に基板を各プリント配線板毎に切断
するので、複数の封止枠の装着が一度にでき、しかも、
装着位置のばらつきも少なくなるものである。
ｍｉ図は本発明の一実施例の各工程を示す説明図、ｍ２
図は同上により封止枠が装着されたプリント配線板を示
す平面図、第３図は本発明の他の実施例の各工程を示す
説明図、第４図は同上により封止枠が装着されたプリン
ト配線板を示す平面図、第５図は従来例の各工程を示す
説明図であって、１は封止枠用材、２は接着剤層、３は
凹溝、４はプリント配線板、５は基板、６は封止枠、７
は接着シートである。 −〜（イ）寸−〇 ４ス− 第３図 （ａ） 第４図 第５図
図は同上により封止枠が装着されたプリント配線板を示
す平面図、第３図は本発明の他の実施例の各工程を示す
説明図、第４図は同上により封止枠が装着されたプリン
ト配線板を示す平面図、第５図は従来例の各工程を示す
説明図であって、１は封止枠用材、２は接着剤層、３は
凹溝、４はプリント配線板、５は基板、６は封止枠、７
は接着シートである。 −〜（イ）寸−〇 ４ス− 第３図 （ａ） 第４図 第５図
Claims (2)
- （１）封止枠用材の片面に所定ピッチで接着剤を枠状に
塗布し、封止枠用材の枠状の接着剤層の内側をくり抜く
と共に接着剤層の外周に凹溝を設け、封止枠用材をプリ
ント配線板が所定のピッチで配列形成された基板に枠状
の接着剤層と各プリント配線板とを対応させて接合し、
この後、凹溝にて封止枠用材を切断し封止枠を形成する
ことにより基板の各プリント配線板に封止枠を装着し、
次いで基板を各プリント配線板毎に切断することを特徴
とする半導体パッケージの封止枠の装着方法。 - （２）封止枠用材の片面に所定ピッチで接着剤を枠状に
塗布すると共に他面に接着シートを貼着し、封止枠用材
を枠状の接着剤層の内周と外周に沿って切断して接着シ
ート上に所定の枠形状の複数の封止枠を形成し、この後
、複数の封止枠を接着剤層にて接着シートを介して一体
的にプリント配線板が所定のピッチで配列形成された基
板に各封止枠と各プリント配線板とを対応させて接合し
、次いで、接着シートを剥がすと共に基板を各プリント
配線板毎に切断することを特徴とする半導体パッケージ
の封止枠の装着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230610A JPH0793391B2 (ja) | 1988-09-14 | 1988-09-14 | 半導体パッケージの封止枠の装着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230610A JPH0793391B2 (ja) | 1988-09-14 | 1988-09-14 | 半導体パッケージの封止枠の装着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0278250A true JPH0278250A (ja) | 1990-03-19 |
| JPH0793391B2 JPH0793391B2 (ja) | 1995-10-09 |
Family
ID=16910458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63230610A Expired - Lifetime JPH0793391B2 (ja) | 1988-09-14 | 1988-09-14 | 半導体パッケージの封止枠の装着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793391B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5125153A (en) * | 1989-11-09 | 1992-06-30 | Oerlikon-Contraves Ag | Method of making a hybrid electronic array |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138149A (en) * | 1981-02-20 | 1982-08-26 | Shindo Denshi Kogyo Kk | Mounting method for chip |
-
1988
- 1988-09-14 JP JP63230610A patent/JPH0793391B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138149A (en) * | 1981-02-20 | 1982-08-26 | Shindo Denshi Kogyo Kk | Mounting method for chip |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5125153A (en) * | 1989-11-09 | 1992-06-30 | Oerlikon-Contraves Ag | Method of making a hybrid electronic array |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793391B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087202A (en) | Process for manufacturing semiconductor packages comprising an integrated circuit | |
| US5281556A (en) | Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane | |
| KR100405771B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0793391B2 (ja) | 半導体パッケージの封止枠の装着方法 | |
| US20020096253A1 (en) | Methods Of Attaching A Sheet Of An Adhesive Film To A Substrate In The Course Of Making Integrated Circuit Packages | |
| CN205050823U (zh) | 黏着半导体芯片用的预制型胶黏基板 | |
| JP2897402B2 (ja) | テープキャリア、テープキャリアの製造方法及びテープキャリアの実装方法 | |
| JP3821865B2 (ja) | 半導体装置の製造方法 | |
| JPS6152977B2 (ja) | ||
| JP4332994B2 (ja) | 実装用電子部品及びその製造方法 | |
| JP3930601B2 (ja) | Ｉｃカードおよびその製造方法 | |
| JPH10125952A (ja) | 半導体装置用スペーサー及びその形成方法 | |
| JPH11204680A (ja) | 半導体装置製造用キャリア | |
| JPH0452621B2 (ja) | ||
| JPH04305962A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPS61199052U (ja) | ||
| JP2780215B2 (ja) | 液晶表示装置 | |
| TWI444121B (zh) | 電路板的製作方法 | |
| JP2532817Y2 (ja) | 圧電振動子 | |
| JPS6124315A (ja) | 表面波装置の製造方法 | |
| JP3402130B2 (ja) | キャリアフィルム付接着シート | |
| JPH06120410A (ja) | 電子部品搭載用基板を製造するための離型フィルム | |
| JPS6353955A (ja) | プリント配線基板の封止枠の形成方法 | |
| JPH0794349A (ja) | キャップ封止型電子部品の製造方法 | |
| JPH023954A (ja) | 集積回路装置 |