JPH027827A - 遅延型漏電ブレーカ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、漏電が所定時間継続して検出されたときに電
源を連断する遅延型漏電ブレーカに関するものである。

［従来の技術１ 漏電ブレーカとしては、９９％以上が高速型のもので、
遅延型漏電ブレーカは大変に少ない。第６図に高速型漏
電ブレーカを示す。この高速型漏電ブレーカでは、漏洩
電流を検出する零相変流器ＺＣＴの出力を増幅比較回路
部１で増幅して、この増幅出力が所定電圧以上のときに
生じる間欠的な出力でコンデンサＣ６を充電し、このコ
ンデンサＣ８の両端電圧が所定電圧以上となったとき、
漏電ブレーカ本体の励磁コイルしに直列に接続されたＳ
　ＣＲＱ、を比較出力回路部２でターンオンして、励磁
コイルしに励磁電流を流して開閉接豆ｒを開くようにし
である。上記各部の電源は電源回路３から供給されてい
る。なお、上記増幅比較回路部１と比較出力回路部２と
からなる回路はＩＣ化しである。従来ではこの高速型漏
電ブレーカに、第７図に示すように比較遅延回路部４を
外付けして追加して、遅延型漏電ブレーカを構成してい
た。この付加される比較遅延回路部４は、別のＩＣを用
いて構成したり、ディスクリート回路で構成したりして
あったため、部品、α敗が多くなる。

従って、遅延型漏電ブレーカのサイズが大きくなり、コ
ストも高くなる問題があった。そこで、追加される比較
遅延回路部４も回路部１．２と一体にＩＣ化して、部品
点数を削減することが考えられろか、この遅延型漏電ブ
レーカは、上述したように極めて生産数量が少なく、ス
ケールメリットが出ず、ＩＣ化すると却ってコストアッ
プとなる問題があった。

［発明が解決しようとする課題１ 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、ＩＣ化して部品点数を少なくするこ
とができ、しかも安価な遅延型漏電ブレーカを提供する
ことにある。

［課題を解決するための手段１ 上記目的を達成するために、本発明は零相変流器の出力
が所定電圧以上になったこと検出して漏電を検出する漏
電検出回路部と、この漏電検出回路部の検出出力で駆動
されスイッチング素子をターンオンして漏電ブレーカ本
体の励磁コイルに励磁電流を流す出力回路と、入力電圧
が所定電圧以上になったことを検出すると共に、入力電
圧が所定電圧以上である状態が所定時間以上継続したと
き出力を生じる比較遅延回路部と、漏電検出回路部の出
力の出力回路への入力を阻市すると共に、漏電検出回路
部の出力が生じたとき比較遅延回路部に所定電圧以上の
信号を入力する制御回路とを備えている。

（作用） 本発明は、上述のように零相変流器の出力が所定電圧以
上になったこと検出して漏電を検出する漏電検出回路部
と、この漏電検出回路部の検出出力で駆！ＰＩＪされス
イッチング素子をターンオンして漏電ブレーカ本体の励
磁コイルに励磁電流を流す出力回路とを備えることによ
り、この回路で高速型漏電ブレーカの漏電の検出が行え
るようにし、また入力電圧が所定電圧以上になったこと
を検出すると共に、入力電圧が所定電圧以上である状態
が所定時間以上継続したとき出力を生じる比較遅延回路
部を備えることにより、上記比較遅延回路部に単相３＃
ｉ式の電源線の中性線の電圧を入力して、この比較遅延
回路部を中性線の欠相を検出する欠相検出回路として用
いることができるようにし、さらに漏電検出回路部の出
力の出力回路への入力を阻止すると共に、漏電検出回路
部の出力が生じたとき比較遅延回路部に所定電圧以上の
信号を入力する制御回路を備えることにより、全体回路
を用いて遅延型漏電ブレーカを構成できるようにしであ
る。つまり、遅延型漏電ブレーカの制御回路を除く回路
を高速型漏電ブレーカと共用できるようにし、共通回路
部をＩＣ化し−ご部品点数を減らすことができるように
し、しかも高速型漏電ブレーカとで上記ＩＣを共用でき
ることにより、スケールメリットが出て安価となるよう
にしたものである。

（実施例） 第１図乃至第５図に本発明の一実施例を示す。

本実施例では遅延へり漏電ブレーカの回路を高速型漏電
ブレーカと共用できるようにすれば、スケールメリット
が出て、ＩＣ化できる５代に着目したもので、上述した
従来の遅延型漏電ブレーカの比較遅延回路部４を、単相
３線式の電源線用の高速型漏電ブレーカの中性線の欠相
を検出する欠相検出回路として用いるようにしたもので
ある。

本実施例の遅延型漏電ブレーカは、高速型漏電ブレーカ
用の漏電検出回路部１２と、この漏電検出回路ｆｆ１Ｓ
１２の検出出力で駆動され５ＣＲＱ、をターンオンして
漏電ブレーカ本体の励磁コイルしに励磁電流を流す出力
回路８と、入力電圧が所定電圧以上になったことを検出
すると共に、入力電圧が所定電圧以上である状態が所定
時間以上継続したとき出力を生じる比較遅延回路部４と
を備えている。上記漏電検出回路部１２は、漏洩電流を
検出する零相変流器ＺＣＴの出力を増幅するアンプ５と
、このアンプ５の出力を基準電圧と比較するコンパレー
タ６と、アンプ５の出力がコンパレータ６の基準電圧以
上であるときの出力で充電されるコンデンサＣ３と、こ
のコンデンサＣ０の両端電圧が所定電圧以上となったと
きに出力を生じるワンショット回路７とで構成しである
。なお、出力回路８はワンショット回路７の出力で駆動
され、このとき５ＣＲＱ、をターンオンする。また、Ｊ
七較遅延回路４は、入力電圧を基準電圧と比較するフン
パレータ９と、通常は充電状態にあり入力電圧が基準電
圧以上のとき放電されるコンデンサＣ２と、このコンデ
ンサＣ２の両端電圧を波形整形する波形整形回路１０と
、上記コンデンサＣ２の両端電圧が波形整形回路１０の
スレッシタルト電圧以下のとき充電されるコンデンサＣ
１と、コンデンサＣ３の両端電圧が所定電圧に達したと
きに出力回路８をオンする遅延回路１１とで構成しであ
る。なお、上記漏電検出回路部１２、出力回路８及び比
較遅延回路４の一点鎖線の枠内の回路をＩＣ化する。ま
た、上記ＩＣｌ３の各回路の電源は定電圧回路１４から
供給する。

第３図に上記ＩＣＩ　５を用いて高速型漏電ブレーカを
製造した回路図を示す。まず、この高速型漏電ブレーカ
の漏電検出動作を説明する。漏洩電流が零相変流器２’
、　Ｃ′Ｆの１次側で発生すると、２次側に漏電信号電
圧■Ｌが現れる。この漏電信号電圧■１は、第４図（ａ
）に示すようにアンプ５で増幅される。なお、このアン
プ５の出力はバイアス電圧ＶＢを基準として正負の両方
向に振られた出力となっている。このアンプ５の出力が
負である半サイクル中で、コンパレータ６の基準電圧Ｖ
ｒ以下になる期間、コンデンサＣ１は充電される。

なお、漏電電流が小さいときには、アンプ５の出力Ｖ、
が負である半サイクル中のコンパレータ６の基準電圧Ｖ
ｒｌ以下になる期間は短く、このため第４図（ｂ）の左
側に示すようにコンデンサＣ１の両端電圧Ｖｃｌはフン
ショット回路７がオンするスレッショルド電圧ｖ丁旧に
達しない。このときには、コンデンサＣ１の充電が終了
すると同時に充′Ｎｉ電流よりも大きな電流で、コンデ
ンサＣＩの充電電荷を放電する。また、漏電電流が大き
いときにはアンプ５の出力ｖＬが負である半サイクル中
のコンパレータ６の基準電圧Ｖｒ、以下になる期間は艮
（、このため第４図（ｂ）の右側に示すようにコンデン
サＣ１の両端電圧Ｖｃｌはフンショット回路７が＃Ｓ１
のスレッシ３ルド電圧ｖ丁旧に達する。従って、このと
きはワンショット回路７の出力により出力回路８がオン
し、第４図（Ｃ）に示すノ）イレベルの出力Ｖｏが出力
される。なお、この場合はコンデンサＣ１を小電流で放
電する。そして、ワンショット回路７の第１のスレッシ
ョルド電圧ＶＴＨよりも低い第２のスレッシタルト電圧
Ｖ□１１゜までコンデンサＣ１の両端電圧Ｖｃ１が下が
ったとき、出力回路８の出力■０はローレベルとなる。

つまり、第４図（ｅ）の期間Ｌ２の開、出力回路８の出
力Ｖｏがハイレベルになっており、この出力■Ｏで５Ｃ
ＲＱ、をターンオンして電源の遮断動作を行う。

この高速型漏電ブレーカでは、アンプ５の出力Ｖ１、の
振幅がコンパレータ６の基準電圧Ｖｒ１以上である期間
が第４図中のし、に一致するときの漏洩電流が感動電流
となっている。

上記比較遅延回路４を単相３線式の′Ｉ＆源用の高速型
漏電ブレーカの中性線Ｎの欠相検出回路として用いる場
合、電源＃ｌのの中性線Ｎの電圧を抵抗で分圧した電圧
■Ｎをコンパレータ９に入力する。

この電圧ｖＨは通常は第５図（、）の左側に示すように
振幅の揃った波形になっている。今、中性＃ｉ１Ｎが断
線すると電源４１１２．の負荷状態によって電圧■８は
第５図（ａ）の右側に示すように振幅が交互に大小とな
る波形となる。そこで、中性＃ｉＮの断線が生じたとき
には、電圧ｖＮの振幅がコンパレータ９の基準電圧Ｖｒ
２以上になるように分圧抵抗の値を調節しである。従っ
て、中性線Ｎの断線が生じると、電圧■８の振幅がコン
パレータ９の基牟電圧Ｖｒ２以上になる期間が生じ、こ
の期間に充電状態にあるコンデンサＣ２を間欠的に放電
する。なお、このコンデンサＣ２はｆｐＪ５図（ｂ）に
示すように放電期間が終了すると充電されるようにしで
ある。

このコンデンサＣ２の両端電圧Ｖｃ２が波形整形回路１
０のスレッシラルド電圧ＶＴＨ３以下である場合、第５
図（ｃ）に示すようにコンデンサＣ３の充電が開始され
る。そして、このコンデンサＣ１の両端電圧Ｖｃ、が遅
延回路１１のスレッショルド電圧７エ旧に達すると、遅
延回路１１の出力で出力回路８が駆動されて、出力Ｖｏ
がハイレベルになり、漏電の場合と同様に電源の遮断動
作が行われる。

ところで、第５図（ａ）に示すように中性＃ＩＮに単発
／イズＮＰが重畳されて、この単発／イズＮＰ部分がコ
ンパレータ９の基準電圧Ｖｒ２以上となる場合があるが
、この場合にはコンデンサＣ５の両端電圧Ｖｃ３が遅延
回路１１のスレッショルド電圧７エ旧に達する前に、コ
ンデンサＣ２の両端電圧■ｃ２が波形整形回路１０のス
レッショルド電圧ＶＴＨ１以上になり、コンデンサＣ１
の充電が停正されるので、単発／イズＮＰによる誤動作
は生じないようになっている。

上記ＩＣｌ３では上述したように漏電が検出されれば、
高速型漏電ブレーカの漏電検出回路部１２で直ぐに出力
回路８をオンする信号が、出力される。このように出力
回路８をオンにする信号が出力される条件は、コンデン
サＣ１の両端電圧Ｖｅがワンシミツト回路７のスレッシ
ョルド電圧ＶＴＨ（約１．８Ｖ）に達したときである。

そこで、コンデンサＣ１の両端電圧Ｖｃｌを上記スレッ
シラルド電圧Ｖ丁旧以下にクランプすれば、出力回路８
がオンしなくなる。また、漏電があることは上記コンデ
ンサＣ１の両ｎｈ′／ＩＬ圧Ｖｃ１が上昇することで分
かるので、コンデンサＣ１の両端電圧Ｖｃｌが所定電圧
まで上昇したときに、比較遅延回路部４を動作させれば
、遅延型漏電ブレーカとすることができる。そこで、本
実施例ではコンデンサＣ１の両端電圧がベース・エミッ
タ間電圧に達したときにオンするトランジスタＱ、と、
このトランジスタ（ン、のオン時１こオンするトランジ
スタＱ２と、このトランジスタＱ２の直列に接続され、
トランジスタＱ２がオンしたとき電源電圧を整流平滑し
た電源電圧を分圧して比較遅延回路部４のコンパレータ
９に入力する抵抗Ｒ，，Ｒ２とからなる制御回路１３を
ＩＣｌ３に付加して、遅延型漏電ブレーカを構成しであ
る。

第２図（、）に示すように零相変流器ＺＣＴで漏洩電流
が検出されると、上述した動作と同様にしてコンデンサ
Ｃ３が充電される。この遅延型漏電７’レーカとして使
用する場合には、このコンデンサＣ５の両端にトランジ
スタＱ１のベースとエミッタとが接続しであるので、コ
ンデンサｃ１の両端電圧ｖｃｌがトランジスタＱ１のベ
ース・エミッタ間電圧的０．６Ｖにクランプされ、ワン
ショット回路７の出力が生じることはない。このときの
コンデンサＣＩの両端電圧Ｖｃｌを同図（ｂ）に示す。

このようにコンデンサＣＩの両端電圧Ｖｃ１がトランジ
スタＱ１のベース・エミッタ間電圧になると、トランジ
スタＱ１がオンする。このため、トランジスタＱ２もオ
ンし、電源電圧を整流平滑した電源電圧を抵抗Ｒ，，Ｒ
２で分圧した電圧がフンパレータ９に入力される。この
入力電圧を第２図（ｃ）に示す。ここで、電源電圧を整
流平滑した電源電圧をＶｓとすると、入力電圧ＶＩの波
高値は、■、＝−−艮Ｌ−Ｘｖｓ Ｒ、＋　Ｒ２ となる。この入力電圧■１はフンパレータ９の基準電圧
Ｖｒ２を超えるので、上述の欠相検出回路の動作説明の
場合と同様に、この入力電圧■１が人力されたとき同図
（ｄ）に示すようにコンデンサｃ２が間欠放電される。

従って、第２図（ｅ）に示すようにコンデンサＣ３の充
電状態が維持され、所定時間後に遅延回路１１の出力で
出力回路８がオンしく同図（ｆ））、５ＣＲＱｏをター
ンオンして電源線Ｑ７を遮断する遅延型漏電ブレー々と
じての動作を行う。このように、本実施例によれば高速
型漏電ブレーカと遅延型漏電ブレーカとで上記ＩＣＩ　
５を共用でき、このため部品点数が削減される。しかも
、高速型漏電ブレーカと上記ｒｃ１５を共用できるので
、スケールメリットが出て安価になる。

［発明の効果１ 本発明は上述のように、零相変流器の出力が所定電圧以
上になったこと検出し′Ｃ漏電を検出する漏電検出回路
部と、この漏電検出回路部の検出出力で駆動されスイッ
チング素子をターンオンして漏電ブレーカ本体の励磁コ
イルに励磁電流を流す出力回路とを備えているので、こ
の回路で高速型漏電ブレーカの漏電の検出が行え、また
入力電圧が所定電圧以上になったことを検出すると共に
、入力電圧が所定電圧以上である状態が所定時間以上継
続したとき出力を生じる比較遅延回路部を備えているの
で、この比較遅延回路部に単相３ｉ式の電源線の中性線
の電圧を入力して、この比較遅延回路部を中性線の欠相
を検出する欠相検出回路として用いることができ、さら
に漏電検出回路部の出力の出力回路への入力を阻止する
と共に、漏電検出回路部の出力が生じたとき比較遅延回
路部に所定電圧以上の信号を人力する制御回路を備えて
いるので、全体回路を用いて遅延型漏電ブレーカを構成
できる。つまり、遅延型漏電ブレーカの制御回路を除く
回路を高速型漏電ブレーカと共用でき、このため共通回
路部をＩＣ化して部品点数を減らすことができ、しかも
高速型漏電ブレーカと上記ＩＣを共用できるので、スケ
ールメリットが出て安価となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、ＩＩｔＪ２図は同
上の動作説明図、第３図は同上のＩＣを用いて高速型漏
電ブレーカを製造した場合の°回路図１、第４図及１第
５図は同上の動作説明図、第６図は高速型漏電ブレーカ
の回路図、第７図は従来の遅延型漏電ブレーカの回路図
である。 ４は比較遅延回路部、８は出力回路、１２は漏電検出回
路部、１３は制御回路、７．　ＣＴは零相変流器である
。 代理人　弁理士　石　１）艮　七 ７６図 ′ｒ！、７ア

Claims (1)

【特許請求の範囲】
1. （１）零相変流器の出力が所定電圧以上になったこと検
   出して漏電を検出する漏電検出回路部と、この漏電検出
   回路部の検出出力で駆動されスイッチング素子をターン
   オンして漏電ブレーカ本体の励磁コイルに励磁電流を流
   す出力回路と、入力電圧が所定電圧以上になったことを
   検出すると共に、入力電圧が所定電圧以上である状態が
   所定時間以上継続したとき出力を生じる比較遅延回路部
   と、漏電検出回路部の出力の出力回路への入力を阻止す
   ると共に、漏電検出回路部の出力が生じたとき比較遅延
   回路部に所定電圧以上の信号を入力する制御回路とを備
   えて成ることを特徴とする遅延型漏電ブレーカ。