JPH0279142A - キー情報書替え命令処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キー情報書替え命令処理方式に関し、特に、
記憶領域が複数のブロックから構成され、当該ブロック
に対応して記憶保護の制御を行う主記憶キーをそなえる
主記憶装置と、主記憶キーの写しを格納するキーバッフ
ァを有する命令プロセッサとを含む情報処理装置におい
て、アドレス変換バッファ内に主記憶キーを格納するキ
ーバッファをそなえた命令プロセッサによって、キー情
報書替え命令の処理を効率よく行うキー情報書替え命令
処理方式に関するものである。

〔従来の技術〕

従来、主記憶装置にデータを格納し、データ処理を行う
情報処理装置のシステムは、データ処理を行う命令を実
行する命令プロセッサと、データを格納する主記憶装置
を主要な構成要素として。

システムが構成されている。例えば、第２図に示すよう
に、命令プロセッサ５１と、主記憶装置６１とから構成
されている。主記憶装置６１内の主記憶部の記憶領域６
３は複数のブロックに分割され、このブロックの情報に
対応して記憶保護の制御を行うため主記憶キー６２が付
与されている。そして、この主記憶キー６２は命令プロ
セッサ５１の命令実行部５２からのキー情報書替え命令
（５ｔｏｒｅ　Ｓ　ｔｏｒａｇｅＫｅｙ命令：以下、Ｓ
ＳＫ命令と呼ぶ）によって書替えられる。

このように記憶保護等のための主記憶キーを有する情報
処理装置おいては、命令処理を進めるにあたって、論理
アドレスを物理アドレスに変換するために用いるアドレ
ス変換バッファ（ＴＬＢ：Ｔ　ｒａｎｓｆｅｒ　Ｌ　ｏ
ａｋ　−ａｓｉｄｅ　Ｂ　ｕｆｆｅｒ）　５３に、論理
アドレスと物理アドレスの対応関係を示す論理アドレス
５４と物理アドレス５５と共に、主記憶キーのキー情報
５６が格納される。

ＳＳＫ命令を実行する場合、主記憶キー６２にストア処
理を行うと同時に、ストア処理を行う主記憶キーのスト
アアドレスとＴＬＢ５３の全有効エントリの物理アドレ
ス５５とを比較して、一致するエントリがあれば、当該
ストアドレスに対応するＴＬＢ５３のエントリを無効と
する無効化処理（ＴＬＢ部分パージ処理）を行う。すな
わち、ＴＬＢパージ処理は、当該主記憶キーを記憶する
ストアアドレス（パージアドレス）とＴＬＢの全有効エ
ントリの実アドレス部の登録アドレスとを比較して、一
致するエントリがあれば、そのエントリを無効とする処
理である。

なお、この種のキー情報書替え命令処理方式に関係する
公知文献として、例えば、特開昭５２−６３０２８号公
報がある。

〔発明が解決しようとする課題〕

ところで、このようにＳＳＫ命令が実行される時には、
必ずＴＬＢ部分パージ処理が行われるため、他の命令処
理に比べて、ＳＳＫ命令の命令処理の処理性能が低い。

複数の命令プロセッサが主記憶装置を共有する多重プロ
セッサシステムにおいて、ＳＳＫ命令を実行する場合が
多く、この場合には、更に、ＳＳＫ命令を実行する当該
命令プロセッサが、キーストレージにストア処理を行う
と同時に複数の他の命令プロセッサに対して、ストア処
理を行きキーストレージのストアアドレスを転送して他
の命令プロセッサのＴＬＢ部分パージ処理を行う必要が
あり、更に、ＳＳＫ命令の命令処理の性能が低くなって
しまう。

第３図に、多重プロセッサシステムにおいて行われるＳ
ＳＫ命令処理の処理フローを示す。ここでは多重プロセ
ッサシステムを構成する命令プロセッサＩ　ＰｒｏがＳ
ＳＫに命令を実行して、ＴＬＢ部分パージ処理の要求を
行うと共に、他の命令プロセッサＩＰ＃１に対してＴＬ
Ｂ部分パージ処理の要求を出して、他の命令プロセッサ
ＩＰ＃１のＴＬＢ部分パージ処理を行う例を示している
。

第３図を参照して説明する。まず、命令プロセッサＩ　
ＰｒｏがＳＳＫ処理の前処理として、ステップ３０にお
いて、シリアライズ処理を行う。このシリアライズ処理
により、以前に発行されたストア処理の完了等、命令処
理の順序性を保障した上で１次のステップ３１の処理で
ソフトロック要求を発行しソフトロック処理を行う。こ
れにより、命令プロセッサＩ　Ｐｒｏが主記憶上の固有
の領域をプログラム的にロックし、他の命令プロセッサ
からのアクセスを一時的に禁止する。これは、複数の命
令プロセッサが同時にＳＳＫ命令を実行し、それぞれ他
の命令プロセッサにＴ　１．、　Ｂ部分パージ要求が発
行され、各々の命令プロセッサがハングアップする状態
を避けるために行われる。

次に、ステップ３２において、ソフトロックがなされた
か否かの判定を行う。ソフトロックに失敗した場合には
、ステップ３３に進み、当該プロセッサＩＰ＃Ｏの命令
カウンタを元に戻し、この命令の処理は実行しなかった
状態と同様な状態にする。：れにより、当該命令プロセ
ッサＩＰ＃０は、例えば、その命令処理、または他の命
令プロセッサＩＰ＃ｌよりのＴ　Ｌ　８部分パージ要求
によるＴＬＢ部分パージ処理を行うことになる。

ソフトロックに成功した場合は、ステップ３２からステ
ップ３４に進み、ステップ３４で他の命令プロセッサＩ
Ｐ＃１に対してＴＬＢ部分パージ要求を発行する。そし
て、次に、ステップ３５において、命令プロセッサＩ　
Ｐ＃Ｏ自身のＴＬＢに対するＴＬＢ部分パージ処理を行
い、ステップ３６で他の命令プロセッサＩＰ＃１よりの
ブレークイン報告を待つ。

一方、他の命令プロセッサＩＰ＃１においては、命令プ
ロセッサＩＰ＃ＯからのＴＬＢ部分パージ要求を受付け
ると、処理の切れ目でブレークインして、ステップ４１
で要求発行した命令プロセッサ＃Ｏに対してブレークイ
ン報告を行う。次にステップ４２において、ＴＬＢ部分
パージ処理を行い、次にステップ４３でキー更新処理の
完了の報告を待つ。

また、当該命令プロセッサＩ　Ｐ＃Ｏではステップ３６
で他の命令プロセッサＩＰ＃１からのブレークイン報告
を受けて、ブレークインしたことを判定すると、ステッ
プ３７に進み、キーストレージの更新処理を行い、ステ
ップ３８でキーストレージ更新処理の完了を他の命令プ
ロセッサエＰ＃１に報告し、ＳＳＫ命令処理を終了する
。

一方、他の命令プロセッサＩＰ＃１では、ＴＬＢ部分パ
ージ処理が完了した後、ステップ４３で当該プロセッサ
Ｉ　Ｐ＃Ｏよりキーストレージ更新処理完了報告を受け
ると、全オペレーションを終了する。

このように、ＳＳＫ命令処理の実行に伴うＴＬＢ部分パ
ージ処理は、多重プロセッサシステムにおいては、当該
命令プロセッサの処理だけではなく他の命令プロセッサ
の処理を中断させてＴＬＢ部分パージ処理を行うことを
要求する。このため、特に、多重プロセッサシステムに
おいては、ＳＳＫ命令の処理を行う場合に、他の命令プ
ロセッサの命令処理性能を低下させるという問題点があ
る。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、情報処理装置において、キー情報書替
え命令（Ｓ　Ｓ　Ｋ命令）の処理を効率よく行えるキー
情報書替え命令処理方式を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため１本発明においては、記憶領域
が複数のブロックから構成され、各々のブロックに対応
して記憶保護の制御を行う主記憶キーをそなえる主記憶
装置と、主記憶キーの写しを格納するキーバッファを有
する命令プロセッサとを含む情報処理装置において、主
記憶キーを書替える処理を行うキー情報書替え命令を実
行する場合、書替え対象となるキー情報書替えデータを
、主記憶装置内の主記憶キーと比較し、不一致の場合に
、キーバッファの無効化処理を実行することを特徴とす
る。

また、書替え対象となるキー情報書替えデータを、命令
プロセッサ内のキーパソファの主記憶キーの写しと比較
し、不一致の場合に、キーバッファの無効化処理を実行
することを特徴とする。

〔作用〕

前記手段によれば、情報処理装置において、主記憶キー
を書替える処理を行うキー情報書替え命令を実行する場
合、書替え対象となるキー情報書替えデータを、主記憶
装置内の主記憶キーと比較し、不一致の場合に、キーバ
ッファの無効化処理を実行する。また、書替え対象とな
るキー情報書替えデータを、命令プロセッサ内のキーバ
ッファの主記憶キーの写しと比較し、不一致の場合に。

キーバッファの無効化処理を実行する。

すなわち、キー情報書替え命令（ＳＳＫ命令）処理の前
処理として、まず、主記憶装置に格納されているキーデ
ータを読み出し、読み出したキーデータとＳＳＫ命令に
よる書替え対象となるキーストレージにストアするキー
データとを比較して、不一致の場合にのみ、ＴＬＢ部分
パージ処理の実行を制御する。これにより、不要なＴ　
Ｌ　Ｂ部分パ−ジ処理の実行を行わないようにして、Ｓ
ＳＫ命令処理の処理性能を向上させる。また、ＳＳＫ命
令による書替え対象となるキーストレージにストアする
キーデータとの比較は、命令プロセッサ内のキーバッフ
ァの主記憶キーの写しとの比較とし、不一致の場合に、
キーバッファの無効化処理を実行する。これにより、不
要なＴＬＢ部分パージ処理の実行を行わないようにして
、ＳＳＫ命令処理の処理性能を向上させる。

主記憶キーのキー情報は、記憶保護動作に用いられるア
クセス保護ビットおよび読出し保護ピントと、記憶管理
に用いら九る参照ビットおよび変更ビットとから構成さ
れている。このうち、ＴＬＢのキー情報記憶部にはキー
情報のうちの記憶保護に用いられるアクセス保護ビット
および読出し保護ビットのみが登録されている。したが
って、ＳＳＫ命令により書替えるべきキー情報のアクセ
ス保護ビットおよび読出し保護ビットと、ＳＳＫ命令実
行前のキーストレージのアクセス保護ビットおよび読出
し保護ビットとが一致していれば、ＳＳＫ命令の処理に
おいて、ＴＬＢ部分パージ処理を実行する必要がない。

このように、ＳＳＫ命令処理実行時に不要なＴＬＢ部分
パージ処理は実行されないので、ＳＳＫ命令処理が効率
よく実行される。また、多重プロセッサシステムにおい
ては、特に、ＳＳＫ命令を発行する命令プロセッサだけ
でなく他の命令プロセッサにおいてもＴＬ１３部分パー
ジ処理を行わなくても良いので、他の命令プロセッサの
処理の性能低下がなく、命令処理性能が向上する。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかるキー情報書替え命
令処理を説明する処理フローを示す図である。ここでは
、複数の命令プロセッサが主記憶装置を共有する多重プ
ロセッサシステムにおいて、命令プロセッサＩＰ＃Ｏが
ＳＳＫ命令を実行する場合の処理を示している。

第１図を参照して説明する。まず、命令プロセッサＩＰ
＃Ｏでは、ＳＳＫ命令を処理する前処理として、ステッ
プ１１において、シリアライズ処理を行う。これにより
、これまでの処理のストア処理の完了等、命令の順序性
を保証する。次のステップ１２で、キーストレージより
ＳＳＫ命令の処理を行うページ（記憶領域のブロック）
のキーデータを読み出し、ステップ１３で読み出しキー
データとＳＳＫ命令による書替えキーデータを比較する
。ＴＬＢ内キ内情−情報記憶部記憶保護に用いるアクセ
ス保護ビットおよび読出し保護ビットのみが登録されて
いるので、このデータ比較はこのアクセス保護ビットと
読出し保護ビットを対象として行う。このステップ１３
の比較の結果、不一致であればＴＬＢ部分パージ処理が
必要なので、ステップ１４に進み、ソフトロック要求を
発行する。これによって命令プロセッサＩＰ＃Ｏが主記
憶装置上の固有の領域をプログラム的にロックするソフ
トロックを行い、他の命令プロセッサからのアクセスを
一時的に禁止する。これは、ソフトロックがなされいな
いと、複数の命令プロセッサが同時にＳＳＫ命令を実行
し、他の命令プロセッサにＴＬＢ部分パージ要求が発行
され、ブレークインすることができない命令プロセッサ
が発生し、システムがハングアップする状態となるのを
避けるために行う。

次に、ステップ１５において、ソフトロックがかかった
か否かを判定し、ソフトロック失敗の場合はステップ１
６に進み、当該命令プロセッサ■Ｐ＃Ｏの命令カウンタ
を元に戻す。これにより、当該命令プロセッサｘｐｘｏ
は、例えば、次の命令を行うか、または他の命令プロセ
ッサＩＰ＃１からのＴＬＢ部分パージ処理要求によるＴ
ＬＢ部分パージを行うことになる。

一方、ステップ１５の判定処理で、ソフトロックが成功
している場合には、ステップ１５からステップ１７に進
み、他の命令プロセッサＩＰ＃１に対してＴＬＢ部分パ
ージ要求を発行する。次に、ステップ１８に進み自分の
ＴＬＢに対するＴＬＢ部分パージ処理を実行する。そし
て、ステップ１９において、他の命令プロセッサＩＰ＃
１からのブレークイン報告を待つ。

命令プロセッサＩＴ”＃１では、命令プロセッサＩ　Ｐ
＃０からのＴＬＢ部分パージ要求を受は付けると、ブレ
ークインして、ステップ２２において、ブレークイン報
告を要求発行光である命令プロセッサＩ　Ｐ＃Ｏに対し
て行う。次に、ステップ２３において、ＴＬＢ部分パー
ジ処理を行い、ステップ２４に進み、当該命令プロセッ
サＩＰ＃Ｏからのキーストレージ更新完了の報告を待つ
処理に入る。キーストレージ更新完了の報告を受けると
処理を終了する。

また、当該命令プロセッサＩＰ＃０では、ステップ１９
において、他の命令プロセッサＩＰ＃１からのブレーク
イン報告を受けると、ブレークインを確認した後に、ス
テップ２０に進み、キーストレージ更新処理を行う。そ
して、次のステップ２１で他の命令プロセッサＩＰ＃１
に対するキーストレージの更新終了報告を行い、ＳＳＫ
命令の全処理を終了する。

一方、ステップ１３の判定処理において、読み出しキー
データとＳＳＫ命令による書替えキーデータとが一致す
ると、当該命令プロセッサエＰ＃０および他の命令プロ
セッサＩＰ＃１のどちらともＴＬＢ部分パージ処理を行
う必要がないので、ステップ２０に進み、キーストレー
ジの更新処理を行い、ステップ２１において、キー更新
処理終了の報告処理を行い、ＳＳＫ命令の全処理は終了
する。

以上、説明したように、本実施例のＳＳＫ命令処理にお
いては、ＳＳＫ命令処理で書替え対象となるキー情報書
替えデータと、主記憶装置内の主記憶キーとを比較し、
不一致の場合にのみ、ＴＬＢ部分パージ処理の実行を行
うようにしているので、不要なＴＬＢ部分パージ処理の
実行が行われなくなり、ＳＳＫ命令の処理が効率よく行
われる。

このため、ＳＳＫ命令によって他の命令プロセッサが不
必要に処理の中断をすることがなくなり。

特に、多重プロセッサシステムにおいて、命令処理の性
能が向上する。

このように、本実施例においては、ＳＳＫ命令処理で書
替え対象となるキー情報書替えデータと比較する主記憶
キーは、主記憶装置に格納されているものとして説明し
たが、命令プロセッサの中には主記憶キーの写しを有す
るキーバッファを備　　。

えているので、ＳＳＫ命令で行う書替え対象となるキー
情報書替えデータと比較する主記憶キーとして、キーバ
ッファに格納された主記憶キーを用いるようにしてもよ
い。

以上５本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕 以上、説明したように、本発明によれば、キー情報書替
え命令処理の実行時に不要なＴＬＢ部分パージ処理は実
行されなくなるので、キー情報書替え命令処理が効率よ
く実行される。また、多重プロセッサシステムに適用し
た場合、ＳＳＫ命令を発行する命令プロセッサだけでな
く、他の命令プロセッサのＴＬＢ部分パージ処理を行わ
なくなるので、他の命令プロセッサの処理の性能低下が
なく、システム全体として命令処理性能が向上するとい
う効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるキー情報書替え命
令処理を説明する処理フローを示す図、第２図は、主記
憶装置に主記憶キーを備え命令プロセッサにアドレス変
換バッファを備える情報処理装置の要部構成を示すブロ
ック図、第３図に、多重プロセッサシステムにおいて行
われるＳＳＫ命令処理の処理フローを示す図である。 図中、５１・・・命令プロセッサ、５２・・・命令実行
部。 ５３・・・ＴＬＢ、６１・・・主記憶装置、６２・・・
主記憶キー、６３・・・記憶領域。 第１図 箋２国

Claims (1)

1. 【特許請求の範囲】 １、記憶領域が複数のブロックから構成され、各々のブ
   ロックに対応して記憶保護の制御を行う主記憶キーをそ
   なえる主記憶装置と、主記憶キーの写しを格納するキー
   バッファを有する命令プロセッサとを含む情報処理装置
   において、主記憶キーを書替える処理を行うキー情報書
   替え命令を実行する場合、書替え対象となるキー情報書
   替えデータを、主記憶装置内の主記憶キーと比較し、不
   一致の場合に、キーバッファの無効化処理を実行するこ
   とを特徴とするキー情報書替え命令処理方式。 ２、記憶領域が複数のブロックから構成され、当該ブロ
   ックに対応して記憶保護の制御を行う主記憶キーをそな
   える主記憶装置と、主記憶キーの写しを格納するキーバ
   ッファを有する命令プロセッサとを含む情報処理装置に
   おいて、主記憶キーを書替える処理を行うキー情報書替
   え命令を実行する場合、書替え対象となるキー情報書替
   えデータを、命令プロセッサ内のキーバッファの主記憶
   キーの写しと比較し、不一致の場合、上記キーバッファ
   の無効化処理を実行することを特徴とするキー情報書替
   え命令処理方式。