JPH0281468A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPH0281468A JPH0281468A JP23290788A JP23290788A JPH0281468A JP H0281468 A JPH0281468 A JP H0281468A JP 23290788 A JP23290788 A JP 23290788A JP 23290788 A JP23290788 A JP 23290788A JP H0281468 A JPH0281468 A JP H0281468A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input protection
- contact
- conductivity type
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、例えばサージ等から内部回路を保護する半
導体装置の入力保護回路に関するものである。
導体装置の入力保護回路に関するものである。
第７図は従来の入力保護回路を示す平面図である。この
図において、１はｐ０拡散によって形成される入力保護
抵抗、２はｎゝ領領域以下ガードリングという）で、複
数のコンタクト６と金属配線７によって電源に接続され
ている。３ａ、３ｂはそれぞれ前記入力保護抵抗１の入
力コンタクトおよび出力コンタクト、４はｎウェル、５
ａ。
図において、１はｐ０拡散によって形成される入力保護
抵抗、２はｎゝ領領域以下ガードリングという）で、複
数のコンタクト６と金属配線７によって電源に接続され
ている。３ａ、３ｂはそれぞれ前記入力保護抵抗１の入
力コンタクトおよび出力コンタクト、４はｎウェル、５
ａ。
５ｂは金属配線である。
この入力保護回路は、等測的に第８図の点線で囲った部
分で表すことができる。この図において、１０ａ〜１０
ｎは前記入力保護抵抗１による抵抗、１１ａ〜１１ｎは
前記ｎウェル４による抵抗、１２ａ〜１２ｎは前記入力
保護抵抗１をｎウェル４によって形成されるダイオード
である。そして、これらはダイオード１３とともに、入
力端子１４に印加された過電圧からトランジスタ１５の
ゲートを保護するために用いられる。
分で表すことができる。この図において、１０ａ〜１０
ｎは前記入力保護抵抗１による抵抗、１１ａ〜１１ｎは
前記ｎウェル４による抵抗、１２ａ〜１２ｎは前記入力
保護抵抗１をｎウェル４によって形成されるダイオード
である。そして、これらはダイオード１３とともに、入
力端子１４に印加された過電圧からトランジスタ１５の
ゲートを保護するために用いられる。
次に動作について説明する。
まず、入力端子１４に接地電位以下の電圧が印加された
場合を考える。この場合はダイオード１３がオンになり
、入力端子１４に抵抗１０ａ〜Ｉｏｎ、ダイオード１３
を介して電流が流れ、トランジスタ１５のゲート電位は
接地電位に保たれる。次に、入力端子１４に電源電位以
上の電圧が印加された場合を考える。この場合はダイオ
ード１２ａ〜１２ｎがオンになり、電流が入力端子１４
から抵抗１０ａ〜１０ｎ、ダイオード１２ａ〜１２ｎ、
抵抗１１ａ〜１１ｎ、第７図に示したガードリング２を
介して流れ、トランジスタ１５のゲート電位は電源電位
に保たれる。つまり、入力端子１４の電位がどんな電位
になっても、トランジスタ１５のゲート電位は接地電位
から電源電位の範囲に保たれることになり、トランジス
タ１５をゲート破壊から保護できることになる。
場合を考える。この場合はダイオード１３がオンになり
、入力端子１４に抵抗１０ａ〜Ｉｏｎ、ダイオード１３
を介して電流が流れ、トランジスタ１５のゲート電位は
接地電位に保たれる。次に、入力端子１４に電源電位以
上の電圧が印加された場合を考える。この場合はダイオ
ード１２ａ〜１２ｎがオンになり、電流が入力端子１４
から抵抗１０ａ〜１０ｎ、ダイオード１２ａ〜１２ｎ、
抵抗１１ａ〜１１ｎ、第７図に示したガードリング２を
介して流れ、トランジスタ１５のゲート電位は電源電位
に保たれる。つまり、入力端子１４の電位がどんな電位
になっても、トランジスタ１５のゲート電位は接地電位
から電源電位の範囲に保たれることになり、トランジス
タ１５をゲート破壊から保護できることになる。
上記のような従来の入力保護回路では、入力保護抵抗１
とガードリング２間の距離が入力コンタクト３ａ側と出
力コンタクト３ｂ側で等しくなっていたため、ｎウェル
４の出力コンタクト３ｂの近傍の領域を介して流れる電
流は、ｎウェル４の入力保護抵抗１により入力コンタク
ト３ａの近傍の領域を流れる電流よりも小さくなってい
た。言いかえれば、ｎウェル４の入力コンタクト３ａの
近傍の領域に電流が集中することになり、入力保護抵抗
１とガードリング２の距離を小さくすると入力コンタク
ト３ａの近傍に過大な電流が流れ、金属配線５ａを焼損
するおそれがあった。しかし、逆に入力保護抵抗１とガ
ードリング２の距離を大きくするとｎウェル４による抵
抗１１ａ〜１１ｎの抵抗値が高くなり、トランジスタ１
５のゲート電位に入力保護に十分な電圧降下が得られな
いという問題点があった。
とガードリング２間の距離が入力コンタクト３ａ側と出
力コンタクト３ｂ側で等しくなっていたため、ｎウェル
４の出力コンタクト３ｂの近傍の領域を介して流れる電
流は、ｎウェル４の入力保護抵抗１により入力コンタク
ト３ａの近傍の領域を流れる電流よりも小さくなってい
た。言いかえれば、ｎウェル４の入力コンタクト３ａの
近傍の領域に電流が集中することになり、入力保護抵抗
１とガードリング２の距離を小さくすると入力コンタク
ト３ａの近傍に過大な電流が流れ、金属配線５ａを焼損
するおそれがあった。しかし、逆に入力保護抵抗１とガ
ードリング２の距離を大きくするとｎウェル４による抵
抗１１ａ〜１１ｎの抵抗値が高くなり、トランジスタ１
５のゲート電位に入力保護に十分な電圧降下が得られな
いという問題点があった。
この発明は、上記のよう゛な問題点を解決するためにな
されたもので、入力保護回路の抵抗に流れる電流が一部
に集中することなく平均して流れ、小さな面積で効果的
な入力保護を行うことが可能な入力保護回路を得ること
を目的とする。
されたもので、入力保護回路の抵抗に流れる電流が一部
に集中することなく平均して流れ、小さな面積で効果的
な入力保護を行うことが可能な入力保護回路を得ること
を目的とする。
この発明に係る入力保護回路は、第１導電型の拡散領域
と第２導電型の拡散領域内のコンタクト間の距離を入力
コンタクト側で大きく、出力コンタクト側で小さくした
ものである。
と第２導電型の拡散領域内のコンタクト間の距離を入力
コンタクト側で大きく、出力コンタクト側で小さくした
ものである。
（作用）
この発明においては、ダイオードを構成する第１導電型
の拡散領域の抵抗値が入力コンタクト近傍で高く、出力
コンタクト近傍で低くなり、第２導電型の拡散領域内の
コンタクトと入出力コンタクト間に流れる電流が平均化
される。
の拡散領域の抵抗値が入力コンタクト近傍で高く、出力
コンタクト近傍で低くなり、第２導電型の拡散領域内の
コンタクトと入出力コンタクト間に流れる電流が平均化
される。
（実施例）
第１図はこの発明の入力保護回路の一実施例を示す平面
図である。この図において、第７図と同符号は同一のも
のを示す。
図である。この図において、第７図と同符号は同一のも
のを示す。
この発明では、入力保護抵抗１とコンタクト６間の距離
を入力コンタクト３ａの近傍で大きく、出力コンタクト
３ｂの近傍で小さくしている。このため、その等価回路
は第２図に示すようになり、ｎウェル４による抵抗１１
ａ〜ｌｌｎの抵抗値は抵抗１１ａ側で大きく、抵抗１１
ｎ側に向かうにしたがって小さくなる。
を入力コンタクト３ａの近傍で大きく、出力コンタクト
３ｂの近傍で小さくしている。このため、その等価回路
は第２図に示すようになり、ｎウェル４による抵抗１１
ａ〜ｌｌｎの抵抗値は抵抗１１ａ側で大きく、抵抗１１
ｎ側に向かうにしたがって小さくなる。
次に動作について説明する。
まず、入力端子１４に接地電位以下の電圧が印加された
場合について考える。この場合ダイオード１３がオンに
なり、入力端子１４に抵抗１０ａ〜１０ｎ、ダイオード
１３を介して電流が流れ、トランジスタ１５のゲート電
位は接地電位に保たれる。次に、入力端子１４に電源電
位以上の電圧が印加された場合を考える。この場合はダ
イ−トート１２ａ〜１２ｎがオンになり、電流が入力端
子１４から抵抗１０ａ〜１０ｎ、ダイオード１２ａ〜１
２ｎ、抵抗１１ａ〜１１ｎ、第１図に示したガードリン
グ２を介して流れ、トランジスタ１５のゲート電位は電
源電位に保たれる。この時、入力保護抵抗１とコンタク
ト６の距離が入力コンタクト３ａ側で大きく、出力コン
タクト３ｂ側で小さいため、ｎウェル４の抵抗値は入力
コンタクト３ａの近傍で高くなっており、ｎウェル４の
入力コンタクト３ａの近傍の領域を介して流れる電流と
ｎウェル４の出力コンタクト３ｂの近傍の領域を介して
流れる電流がほぼ等しくなる。すなわち、この発明の入
力保護回路も第７図に示した従来のものと同様の保護効
果が得られるわけであるが、この発明では、ｎウェル４
に流れる電流が平均化されて熱の発生が分散されるので
、保護回路全体を小さく構成することができる。また、
出力コンタクト３ｂ近傍のｎウェル４の抵抗値が小さく
なるので、十分に電圧降下を得ることができる。
場合について考える。この場合ダイオード１３がオンに
なり、入力端子１４に抵抗１０ａ〜１０ｎ、ダイオード
１３を介して電流が流れ、トランジスタ１５のゲート電
位は接地電位に保たれる。次に、入力端子１４に電源電
位以上の電圧が印加された場合を考える。この場合はダ
イ−トート１２ａ〜１２ｎがオンになり、電流が入力端
子１４から抵抗１０ａ〜１０ｎ、ダイオード１２ａ〜１
２ｎ、抵抗１１ａ〜１１ｎ、第１図に示したガードリン
グ２を介して流れ、トランジスタ１５のゲート電位は電
源電位に保たれる。この時、入力保護抵抗１とコンタク
ト６の距離が入力コンタクト３ａ側で大きく、出力コン
タクト３ｂ側で小さいため、ｎウェル４の抵抗値は入力
コンタクト３ａの近傍で高くなっており、ｎウェル４の
入力コンタクト３ａの近傍の領域を介して流れる電流と
ｎウェル４の出力コンタクト３ｂの近傍の領域を介して
流れる電流がほぼ等しくなる。すなわち、この発明の入
力保護回路も第７図に示した従来のものと同様の保護効
果が得られるわけであるが、この発明では、ｎウェル４
に流れる電流が平均化されて熱の発生が分散されるので
、保護回路全体を小さく構成することができる。また、
出力コンタクト３ｂ近傍のｎウェル４の抵抗値が小さく
なるので、十分に電圧降下を得ることができる。
なお、ここでは入力保護抵抗１が矩形のものを示したが
、入力保護抵抗１は、第３図に示すように、入力コンタ
クト３ａ、出力コンタクト３ｂの周辺部で突出した形状
としてもよいほか、第４図に示すように、途中で曲げた
形状とすることも可能である。また、ガードリング２と
しては、入力保護抵抗１の周囲を覆うような形状のもの
を示したが、第５図に示すように、単に平行に配置され
たものであってもかまわない。
、入力保護抵抗１は、第３図に示すように、入力コンタ
クト３ａ、出力コンタクト３ｂの周辺部で突出した形状
としてもよいほか、第４図に示すように、途中で曲げた
形状とすることも可能である。また、ガードリング２と
しては、入力保護抵抗１の周囲を覆うような形状のもの
を示したが、第５図に示すように、単に平行に配置され
たものであってもかまわない。
さらに、ここでは入力保護抵抗１がｐ型半導体の例を示
したが、入力保護抵抗１をｎ型半導体、ｎウェル４およ
びガードリング２をｐ型として、第６図に示すように、
電源に接続されたダイオード１３と組合せることによっ
ても同様の入力保護回路を形成可能である。
したが、入力保護抵抗１をｎ型半導体、ｎウェル４およ
びガードリング２をｐ型として、第６図に示すように、
電源に接続されたダイオード１３と組合せることによっ
ても同様の入力保護回路を形成可能である。
〔発明の効果）
この発明は以上説明したように、第１導電型の拡散領域
と第２導電型の拡散領域内のコンタクト間の距離を入力
コンタクト側で大きく、出力コンタクト側で小さくした
ので、第２導電型の拡散領域内のコンタクトと人出力コ
ンタクト間に流れる電流が平均化されて熱の発生が分散
され、入力保護回路全体を小さくして構成することがで
きるという効果がある。また、出力コンタクト近傍の抵
抗値が小さくなるので、十分に電圧降下を得られるとい
う効果もある。
と第２導電型の拡散領域内のコンタクト間の距離を入力
コンタクト側で大きく、出力コンタクト側で小さくした
ので、第２導電型の拡散領域内のコンタクトと人出力コ
ンタクト間に流れる電流が平均化されて熱の発生が分散
され、入力保護回路全体を小さくして構成することがで
きるという効果がある。また、出力コンタクト近傍の抵
抗値が小さくなるので、十分に電圧降下を得られるとい
う効果もある。
第１図はこの発明の入力保護回路の一実施例を示す平面
図、第２図は、第１図に示した入力保護回路の等価回路
図、第３図〜第５図は他の実施例を示す平面図、第６図
は他の実施例の等価回路図、第７図は従来の入力保護回
路を示す図、第８図は、第７図に示した入力保護回路の
等価回路図である。 図において、１は入力保護抵抗、２はガードリング、３
ａは入力コンタクト、３ｂは出力コンタクト、４はｎウ
ェル、５ａ、５ｂ、７は金属配線、６はコンタクトであ
る。 なお、各図中の同一符号は同一または相当部分を示す。 第１図 代理人 大 岩 増 雄 （外２名）第 図 第 図 第 図 第 図
図、第２図は、第１図に示した入力保護回路の等価回路
図、第３図〜第５図は他の実施例を示す平面図、第６図
は他の実施例の等価回路図、第７図は従来の入力保護回
路を示す図、第８図は、第７図に示した入力保護回路の
等価回路図である。 図において、１は入力保護抵抗、２はガードリング、３
ａは入力コンタクト、３ｂは出力コンタクト、４はｎウ
ェル、５ａ、５ｂ、７は金属配線、６はコンタクトであ
る。 なお、各図中の同一符号は同一または相当部分を示す。 第１図 代理人 大 岩 増 雄 （外２名）第 図 第 図 第 図 第 図
Claims (1)
- 入力保護抵抗となる第１導電型の拡散領域と、この第１
導電型の拡散領域の近傍に形成され、この第１導電型の
拡散領域とともにダイオードを形成する第２導電型の拡
散領域とからなり、前記第１導電型の拡散領域内に入力
コンタクトおよび出力コンタクトを、前記第２導電型の
拡散領域内に電源または接地に接続されるコンタクトを
備えた入力保護回路において、前記第１導電型の拡散領
域と前記第２導電型の拡散領域内のコンタクト間の距離
を前記入力コンタクト側で大きく、出力コンタクト側で
小さくしたことを特徴とする入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23290788A JPH0281468A (ja) | 1988-09-17 | 1988-09-17 | 入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23290788A JPH0281468A (ja) | 1988-09-17 | 1988-09-17 | 入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0281468A true JPH0281468A (ja) | 1990-03-22 |
Family
ID=16946710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23290788A Pending JPH0281468A (ja) | 1988-09-17 | 1988-09-17 | 入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0281468A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027637A (ja) * | 2005-07-21 | 2007-02-01 | Sanken Electric Co Ltd | Ｆｌｒ領域を有する半導体装置 |
| JP2010109251A (ja) * | 2008-10-31 | 2010-05-13 | Elpida Memory Inc | 半導体装置 |
| JP2014170919A (ja) * | 2013-02-06 | 2014-09-18 | Seiko Instruments Inc | Ｅｓｄ保護回路を備えた半導体装置 |
| EP3944316A1 (en) * | 2020-07-21 | 2022-01-26 | Nexperia B.V. | An electrostatic discharge protection semiconductor structure and a method of manufacture |
-
1988
- 1988-09-17 JP JP23290788A patent/JPH0281468A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027637A (ja) * | 2005-07-21 | 2007-02-01 | Sanken Electric Co Ltd | Ｆｌｒ領域を有する半導体装置 |
| JP2010109251A (ja) * | 2008-10-31 | 2010-05-13 | Elpida Memory Inc | 半導体装置 |
| JP2014170919A (ja) * | 2013-02-06 | 2014-09-18 | Seiko Instruments Inc | Ｅｓｄ保護回路を備えた半導体装置 |
| EP3944316A1 (en) * | 2020-07-21 | 2022-01-26 | Nexperia B.V. | An electrostatic discharge protection semiconductor structure and a method of manufacture |
| US12191344B2 (en) | 2020-07-21 | 2025-01-07 | Nexperia B.V. | Electrostatic Discharge protection semiconductor structure and a method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| JPH0662529A (ja) | 静電放電に対する集積回路の保護装置 | |
| US4543593A (en) | Semiconductor protective device | |
| JPH088391A (ja) | 半導体回路 | |
| JPH0391264A (ja) | 入力保護回路を備えた半導体装置 | |
| JPH0281468A (ja) | 入力保護回路 | |
| JPH01222624A (ja) | モノリシック過電圧保護集合体 | |
| JP3577808B2 (ja) | 半導体集積装置 | |
| JPS63310134A (ja) | 半導体集積回路装置 | |
| JPH0211020B2 (ja) | ||
| JPH03124056A (ja) | 保護素子 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JP3207970B2 (ja) | 半導体集積回路 | |
| JPS6042627B2 (ja) | Ｍｏｓ集積回路の入出力保護回路 | |
| JPS59138354A (ja) | 集積回路 | |
| JP2542533Y2 (ja) | サージ吸収回路 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH01300562A (ja) | 半導体集積回路装置 | |
| JPS5879745A (ja) | 半導体集積回路の保護装置 | |
| JPS61129855A (ja) | 半導体集積回路 | |
| JPH0722581A (ja) | 半導体装置の入力保護回路 | |
| JPS6123357A (ja) | 半導体集積回路 | |
| JPH03257960A (ja) | 半導体装置 | |
| JPH04109664A (ja) | 静電気保護回路 | |
| JPH0358468A (ja) | 半導体集積回路装置 |