JPH0282329A - データ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、１つのメモリから別のメモリへデータを転
送するための方法及び装置に関し、より詳しくは、ビッ
ト平面的に構成されたソース・メモリから、ターゲット
・メモリの選択された部分にデータのブロックを転送す
るための方法及び装置に関する。

Ｂ、従来技術 データ処理システムの周りでデータのブロックを転送す
るための方法は、何十年も前から存在している。大規模
データ処理システムにおいては、そのようなデータ転送
は、バス又は他の相互接続構成を介して規則的に実行さ
れる。そのようなシステムは、多数のデータ・ブロック
に容易に対処し、システム全体の動作をあまり低下させ
る事なくそれらのデータブロックをパイプライン的に高
速で処理する事ができる。それと同一ラインの転送をパ
ーソナル・コンピュータ（ＰＣ）で実現する事が望まし
いが、多くの場合、ＰＣの設計構造は、そのような動作
に適合化するようになっていない。やむを得ない事では
あるが、ＰＣは能力と機能がかなり限定されている。し
かし、このことは、ユーザーがＰＣに漸増する性能レベ
ルを要求する事を禁止するものではない。この事は、精
巧なグラフィック・デイスプレィ装置を駆動するために
使用されるＰＣに特に当てはまる。

ＰＣメモリは、多くの場合、精巧なグラフィック・デイ
スプレィ装置と容易にインターフェースするように設計
されていない。

例えば、多くのＰＣランダム・アクセス・メモリ（ＲＡ
Ｍ）は、ビット平面的に構成されており、すなわち、バ
イトまたはワードの個々のビットが対応するビット位置
の複数の平面（プレーン）に存在している。そのような
ＰＣ／ＲＡＭ構成は、予定のデータ・ブロックにアクセ
スしこれを処理するようなデータ処理適用技術には有用
であるが、ブロックがある開始点とある終点をもつよう
なデータのブロックにアクセスし、そのようなデータの
ブロックをユーザーが選択した開始点でメモリに転送す
る必要がある時には、かなり低速でしかそのような動作
を達成する事ができない。

ブロック・データ転送は、デイスプレィ・メモリにおい
て、新しいデータのブロックをデイスプレィ・メモリに
挿入する事が要望される場合（例えば、既存のデイスプ
レィへの新しいデータのウィンドウの挿入）のデイスプ
レィ・アプリケーションで生じる。それらの場合、シス
テムは、最初の画素に対応するデータ単位にアクセスし
、最後の画素（ベル）が検索されるまでデータ単位のア
クセスを継続しなくてはならない。また、アクセスされ
たデータ単位は、デイスプレィ・メモリに挿入されたと
きに適切に揃うように配列されなくてはならない。これ
により、デイスプレィ・メモリ・データ容量の再適使用
が可能となる。さらに、多くのＰＣＲＡＭは、バイトま
たはそれより大きいデータ単位でしかアクセス可能でな
いので、もし最初のベルがバイトの内部にあるなら、そ
のベルは、そのバイトから抽出して配列し転送しなくて
はならない。これらはすべて、それに内在する遅延を避
けるために、好適には最小の回数のメモリ・アクセスに
よって実行される。

そのようなデイスプレィ関連のデータ転送をさまざまな
方法で扱った技術が従来よりある。米国特許第３９３８
１０２号においては、全点アドレス可能なメモリ中のｒ
ｓｐｑ点のアレイから、ｐｑモジュールのワード構成さ
れたＲＡＭに至るｐｑサブアレイの点の間の一対一マツ
ビングを達成するシステムが記述されている。これにお
いては、１メモリ・サイクルの間に、ｐｑモジュールの
各々の１点のみがアクセス可能である。

米国特許第３９７３２４５号においては、ベクトル符合
化されたサブアレイを、ラスタ・デイスプレィに適合す
る線形アレイに変換するための方法が開示されている。

これにおいて、各ライン・セグメントは、Ｘ、Ｙ座標値
のによって表される。そして、ベクトル情報に応答して
、フォーマツタがそのベクトル・データを領域ワード（
データ点のアレイ）へとフォーマットする。この情報は
、ラスター・デイスプレィ・システムを駆動するために
使用される。

米国特許第４４３４５０２号には、４つの独立なメモリ
又はブロック間に分散されたディスプレイ・データにア
クセスするだめのシステムが示されている。このことは
、入力アドレスを、個別の複数のメモリ命ブロックにア
クセスするために使用される複数のアドレスを算術的に
生成するために入力アドレスを変更することによって達
成される。そのメモリ・ブロックの出力は、選択／整列
マトリクス回路を通過し、選択／整列マトリクス回路は
、メモリ・ブロックの出力からデータの所望のブロック
にあるバイトのみを選択し、それらをアレイに配列する
。

Ｃ３発明が解決しようとする問題点 この発明の目的は、データのブロックが可変的な開始及
び終了点をもつ場合にブロック・データを転送するため
の方法及び手段を提供する事にある。

この発明の他の目的は、メモリ間の非整列データを高速
にブロック・データ転送するための方法及び手段を提供
する事にある。

この発明のさらに他の目的は、転送が限定的なバッファ
・システムを介さなくてはならないときに、非整列デー
タ転送を高速で行うための方法及び手段を提供する事に
ある。

Ｄ０問題点を解決するための手段 本発明によれば、３つのメモリ装置をもつシステムが記
述される。すなわち、平面的なデータ単位増分によりア
ドレスされ、平面（プレーン）毎に１ビツトずつの割合
でディスプレイ・データ単位を記憶するソース・メモリ
と、デイスプレィ装置の動作に適合するようにディスプ
レイ・データ単位を記憶するターゲット・メモリと、ソ
ース・メモリからターゲット・メモリまでディスプレイ
・データ単位を転送するためウィンドウ・バッファであ
る。このシステムは、平面データ単位の対にアクセスす
ることによってソース・メモリからターゲット・メモリ
までデイスプレイ・データ単位を転送する。この平面デ
ータ単位の対は、それらの間を連結するディスプレイ・
データ単位をもっていてもよい。また、本発明の方法は
、ソース・メモリから第１の対の平面データ単位増分値
を選択し、その選択された第１の対の平面データ単位の
間にあるディスプレイ・データ単位を整列し、ソース・
メモリから第２の対の平面データ単位増分値を選択し、
その選択された第２の対の平面データ単位の間にあるデ
イスプレィ・データ単位を整列し、それらの第１及び第
２の対の選択された平面データ単位の間を繋ぐディスプ
レイ・データ単位を統合し、統合されたディスプレイ・
データ単位を整列し、整列されたディスプレイ・データ
単位をウィンドウ・バッファ手段に転送する段階を有す
る。

Ｅ、実施例 第１図を参照すると、ＩＢＭ　　ＰＳ／２などのパーソ
ナル・コンピュータに含まれている回路の一部のブロッ
ク図が示されている。

本発明の目的は、開始メモリにあるイメージ・データが
あるブロック・フォーマットで記憶されており、それが
デイスプレィ・メモリに別のブロック・フォーマットで
記憶されなくてはならないという事実にもかかわらず、
１つのメモリから別のメモリに極めて高速でイメージ・
データを移動させる事にある。さらに、本発明は、イメ
ージ・データに任意の開始地点でアクセスし、任意の長
さのイメージ・データを処理し、そのデータを適切に構
成し整列させてデイスプレィ・メモリの任意の位置に配
置するように適合している。

ソース・メモリ１０は、ビット平面的に構成されたＲＡ
Ｍであり、その入出力機能は、線１２を介してＣＰＵ１
２によって制御される。ソース・メモリ１０からのメモ
リ・バイトは、線１６及び１８を介してレジスタ２０及
び２２に読み出される。レジスタ２０および２２は、そ
れぞれローテート制御２８及び３０によって、線２４及
び２６を介して再人的な様式で直列にデータをシフトす
るように適合されている。レジスタ２０及び２２は、そ
れぞれ２バイト長である。□各しジスタの末尾から送出
されたビットは、ローテート制御２８及び３０を介して
めいめいのレジスタの一端に再入する。ローテート制御
は、線３２を介してＣＰＵ１４によって制御される。さ
らに、各レジスタ２０および２２は、その内容を、ＣＰ
　Ｕ　ｉ　４の制御のもとで線３４及び３６を介して互
いに転送しあうように適合されている。ウィンドウ・バ
ッファ３７は、線３８によってＣＰＵ１４から制御され
、８ビツト帳、４バイトのバッファをもつ。ウィンドウ
・バッファ３７は、線４０を介してレジスタ２０からそ
の入力を受取り、Ｍ４４を介してそのデータをターゲッ
ト・メモリに与える。ＣＰ　Ｕ　１４−は、線４３を介
してターゲット・メモリ４２の動作を制御する。

次に、ソース・メモリ１０とウィンドウ・メモリ３７と
ターゲット・メモリ４２の構成を、第２．３及び４図を
参照して説明する。

第２図を参照すると、ソース・メモリ１０は複数のプレ
ーンをもつ。各プレーンは、バイトを基準として構成さ
れ、Ｎ−１バイトを有し、その最初のバイトは「バイト
Ｏ」と指定されている。各バイトは８ビツト長であり、
高位バイトが左側で下位バイトが右側に来るように向き
づけられている。ソース・メモリ１０においては、デー
タ・バイトまたはワードは、プレーン毎に１ビツトを基
準として構成されている。例えば、あるワードの第１ビ
ツトは、プレーン０のバイト０のビット位置７を占める
事になる。又、そのワードの第２ビツトは、プレーン２
のバイト０の位置７を占める等である。多くのＰＣメモ
リにおいては、ソース・メモリ１０は、バイトまたはワ
ードを基準としてアクセスできるに過ぎない（例えば、
所望の初期データ・ワードがあるバイトの中心にあると
しても、ソース・メモリ１０は、１バイト単位でしかア
クセスできない。

第３図には、ウィンドウ・バッファ３７の構成が概要的
に示されており、それは、メモリ・プレーンを基準とし
て向きづけられた４バイトのデータを含む。しかし、こ
の例では、各プレーンＯ乃至３は、システムが情報含有
データとして認識可能まるごとのデータ・バイトを記憶
するように適合されている（このことは、ＣＰＵによっ
て認識することが出来る情報的実体を伺ももたないソー
ス・メモリ１０の各プレーン中のバイトとは対照的であ
る）。ウィンドウ・バッファ３７にはさらに、シーケン
ス・マツプ・レジスタ５０と、バイト・マスク・レジス
タ５２が設けられている。これらのレジスタは、ウィン
ドウ・バッファのどのプレーンがアクセスされるか、及
びウィンドウ・バッファ２７の各プレーンないに含まれ
るビットのどれがアクセスされるかを制御するために採
用されている。

第４図に概要的に図示されているターゲット・メモリ４
２は、それがビット・プレーン的であるという点で、ソ
ース・メモリ１０と同様に構成されている。しかし、そ
のメモリ位置は、ソース・メモリ１０のメモリ位置とな
んら特定の整合性をもつものではない。

ターゲット・メモリからのデータ単位（バイト）は、デ
イスプレィ装置を駆動するために採用されており、もし
表示されているデータが変更されるべきならば交換され
る。

そのようなデータ変更の必要性は、ターゲット・メモリ
４２のあらゆるところで生じうるちのであり、そのよう
な変更される初期ベルは、任意のプレーン・バイトであ
りうる。

ＰＣ駆動グラフィック・システムの通常の動作において
は、ユーザーが表示すべきデータの領域を選択し、シス
テムに、選択及び表示機能を実オラするように指令する
。そして、（ライトペン、マウスなどの）適当な装置を
介して、システムには、ＣＰＵ１４がある種の初期化ス
テップを開始するのを可能ならしめるデータが与えられ
る。そのデータには、開始ベル番号と、ソース・メモリ
内のそのアドレスと、最初のベルがターゲット・メモリ
４２内に配置されることになる開始アドレスと、ソース
・メモリ１０からターゲット・メモリ４２へ転送される
べきベルの全体の数が含まれる。ソース・メモリ１０中
の開始ベル・バイト・アドレスを得るために、初期ベル
番号が８で割られる。こうして、そのベルがソース・メ
モリ１０内に位置するバイト・アドレス求められる。例
えば、６４０ｘ４８０ベルのデイスプレィを想定するな
らば（各ラスター線が６４０画素を含む）、ベル３４９
が表示すべき最初のベルだとすると、ソース・メモリ１
０中の対応するプレーン・バイトを識別するためにその
ベル番号が８で割られる。そして、その結果に剰余がな
いなら、そのことは、そのベルバイトがプレーン・バイ
トの０ビット位置で開始することを示す。

もし剰余が０よりも大きいなら、そのベルバイトは、１
＋その剰余の位置から開始される。なぜなら、０位置は
、０剰余の場合のために留保されているからである。こ
の例の場合、結果は４３で剰余は５である。こうして、
ベル３４９の第１ビツトは、バイト４３のバイト位置＃
２にある。この事は第５図に示されており、そこでは、
ソース・メモリ１０のプレーン０、特にバイト４３．４
４．４５などが示されている。

ターゲット・メモリ４２内の開始ベル・バイト・アドレ
スを得るために、デイスプレィ中のユーザーが選択した
初期ベル位置が８で割られる。例えば、ユーザーが、最
初のベル位置をデイスプレィ・スクリーン上のベル位置
８２に表したいと望んでいるならそのベル位置は、８２
／１０即ち、１０余り２と等価である。こうして、最初
のベルはターゲット・メモリ１０のバイト１０に挿入さ
れなくてはならず、特に、そのビット位置５に挿入され
なくてはならない。ソース・メモリ１０内の初期ベル位
置とターゲット・メモリ４２内の初期ベル位置の間の差
は、各ソース・メモリ・ディスプレイ・データ・バイト
を選択されたターゲット記憶バイト位置と整合させるた
めに移動させなくてはならない量を示すオフセットを与
える。この例では、オフセット差は、５−２＝３である
。

システムが一端初期化手続きを完了すると、システムは
、ソース・メモリ１０の最初のベルの開始ビット位置と
バイト・アドレス、ターゲット・メモリ４２の最初のベ
ルの開始ビット位置とバイト・アドレス、それらの間の
オフセット、及び転送に必要なベルの数を知ることにな
る。

上述のように、ソース・メモリ１０からターゲット・メ
モリ４２へのメモリ転送は、ウィンドウ・バッファ３７
を通じて行なわれる。以下で述べる動作は、ウィンドウ
・バッファ３７に挿入されて適切な位置でターゲット・
メモリ４２に転送されるようにソース・メモリ１０から
アクセスされたデイスプレィφデータ・バイトの整合を
達成するものである。

さて、第１図に戻って、各レジスタ２０及び２２が２バ
イト長（１６ビツト）であることを思い出されたい。シ
ステムの他の要素と協働して、ソース・メモリ１０から
アクセスされつつあるバイトを正規の様式でウィンドウ
・バッファ中に現れるようにするように整合機能を与え
るのは、レジスタ２０及び２２である。尚、ここで指定
したデータ単位長（バイトなど）は、例示的なものであ
り、任意のデータ単位長を使用してよいことを理解され
たい。

第５図を参照して上述の例の説明を継続すると、ソース
・メモリ１０の最初のベル・ビットは、バイト４３の位
置２にある。前述のように、ソース・メモリ１０は、バ
イトを単位としてアクセスされるので、システム内部及
びターゲット・メモリ４２へのデータ転送もバイトを単
位として実行される。このため、ターゲット・メモリ４
２のバイト１０の第５ビツトに最初に配置されるのは、
バイト４３のバイト位置２で始まりバイト４４の位置３
で終わるソース・メモリ１０中のディスプレイ・データ
・バイトである。

以下で述べるアルゴリズムにおいては、アクセスされる
バイトの各組内のあるグループのビットを参照するため
に、第５図及び第６図で次のような略記号を使用する。

すなわち、シンボルｄは、無視されるべき、またはその
前の動作サイクルで考慮されたビットを表す。シンボル
Ｈは、アクセスされたディスプレイ・データ・バイト高
位ビットを示し、シンボルＬは、アクセスされたデイス
プレィ・データ・バイトの下位ビットを表す。シンボル
Ｎは、高位と低位のビットを適切な順序でアセンブルし
たディスプレイ・データ・ビットを表す。

第６Ａ図乃至第６Ｊ図を参照して、上述の機能を達成す
るアルゴリズムを説明する。

尚、第６Ａ図乃至第６Ｊ図において、左側はレジスタ２
０の内容を表し、右側はレジスタ２２の内容を表す。

ステップ１ 第６Ａ図を参照すると、デイスプレィ・バイトの最初の
バイトと、その高位Ｈビットと、下位Ｌ１ビットを含む
、ソース・メモリ１０からの最初の２バイトがレジスタ
２２にロードされる（例えば、第５図に示すバイト４３
及びバイト４４）。

ステップ２ 第６Ｂ図を参照すると、最初のデイスプレィ・データ・
バイトＮ１を右側に揃えるために、バイト４３及びバイ
ト４４が右側にローデートされる。これにより、第２の
ディスプレイ・データ・バイトの高位ビット　（Ｈ２）
が、レジスタ２２の左部分にローデートされる。そのと
き、棄却（ｄ）ビットは、Ｈ２とデータ・バイトＮ１の
間に位置する。この段階で、レジスタ２２の内容を「シ
ード」データと呼んでもよい。というのは、それらは後
に整合機能の初期化データを提供するために使用する事
ができ、この新しいシードを配置すると、アルゴリズム
は極めて高速で反復動作を実行する事が可能となる。

ステップ３ 第６Ｃ図を参照すると、次の２バイト（例えば、バイト
４５及び４６）がレジスタ２０にロードされる。このロ
ードされたデータは、後に整列される第３のデイスプレ
ィ・データであるＮ３を含む。

ステップ４ 第６Ｄ図を参照すると、レジスタ２０のバイトが、ディ
スプレイ・データ・バイトＮ３を右に揃えるためにロー
テートされる。

ステップ５ 第６Ｅ図を参照すると、レジスタ２０及び２２の内容が
交換される。このことは、ＣＰＵ１４にレジスタ２２及
び２０の内容を読みこみ、線３４及び３６を介してそれ
をレジスタ２０及び２２に書き戻すことによって達成さ
れる。これにより、次のループのためのシード状態が達
成される。

ステップ６ 第６Ｆ図を参照すると、レジスタ２０からウィンドウ・
バッファ３７のバイトＯＭへ最初のディスプレイ・デー
タ・バイトＮ１が読みこまれる。ウィンドウ・バッファ
３７にデータを書き込む為に単一のレジスタを使用する
のが有利である。というのは、多くのＰＣでは、所与の
レジスタからデータを読みこむように最適化された命令
が与えられているからである。例えば、あるＩＢＭ　　
ＰＣでは、１バイトしか占めず、データの格納とアドレ
スのインクレメントを同時に実行するオベレーシリナル
・コードをもつ命令５ＴＯ８Ｂがある。

ステップ７ 第６Ｇ図を参照すると、レジスタ２２の第１のバイト（
Ｈ４，Ｈ２）がレジスタ２０の第２のバイト（Ｎｌが退
出したバイト）に書き込まれる。これが、第２のディス
プレイ・データ・バイトをアセンブルするための第１の
ステップである。

ステップ８ 第６Ｈ図を参照すると、ＣＰＵ１４内のレジスタ（図示
しない）中で、第２のディスプレイ・データ・バイト（
Ｎ２）に関連しないすべてのビットを除去するマスクが
達成される。次に、レジスタ２０の内容が線３４を介し
てＣＰＵ１４に読みこまれ、ＣＰＵ１４は、そのデータ
を、マスクによって変更した後レジスタ２０に書き戻す
。そのマスクは、第１のディスプレイ・データ・バイト
　（Ｎ１）を揃えるために必要な初期ローチーシリンの
ビット位置の数を検査することによって生成される。こ
の場合、シフトは、右へ３ビツトである。このとき、レ
ジスタ２０で、第２の（及び後に続く）ディスプレイ・
データ・バイトの高位バイトが恒常的に左端３ビツトを
占め、下位ビットが右端５ビツトを占有することが既知
である。このため、マスクは、それらの間に位置する８
ビツトをゼロに強制するために行なわれる。

ステップ９ 第６Ｉ図を参照すると、レジスタ２０の第１のバイトの
ビットが、レジスタ２０の第２のバイトのビットとＯＲ
され、その結果がその第２のバイト位置に上書きされる
。このことは、第２のディスプレイ・データ・バイトＮ
２のアセンブルと整列をもたらし、ウィンドウ・バッフ
ァ３７への転送準備完了となる。

ステップ１０ 第６Ｊ図を参照すると、Ｎ２がウィンドウ・バッファ３
７のバイト１に転送される。

ステップ１１ アルゴリズムは、ステップ３に戻って、最後のベルがウ
ィンドウ・バッファ３７にロードされターゲット・メモ
リ４２にロードされるまでそのステップを反復する。

プログラムが巡回するにつれて、レジスタ２２の内容が
次の整列手続きのためのシードを形成し、次の２つのバ
イトの内容がそれからレジスタ２０にロードされ、レジ
スタ２２の内容と交換され、再び次のステップのための
シードが確立されることが見て取れる。この機能自体は
、パイプライン的に反復され、それの実行には極めてわ
ずかの命令しか必要でなく、メモリ・アクセス毎に２バ
イトを処理し、実行が極めて高速である。

Ｆ０発明の効果 以上述べたように、この発明によれば、開始点と終点が
可変であるようなデータのブロックを極めて高速で転送
することが可能ならしめられる。

【図面の簡単な説明】

第１図は、本発明を実施するためのシステムのブロック
図、 第２図は、第１図のシステムが使用するソース・メモリ
の構成の概要を示す図、第３図は、第１図のシステムが
使用するウィンドウ・バッファの構成の概要を示す図、
第４図は、第１図のシステムが使用するターゲット・メ
モリの構成を示す図、 第５図は、ソース・メモリのプレーン・バイト構成の例
を示す図、 第６Ａ図乃至第６Ｊ図は、第１図のシステムによって実
行されるアルゴリズムの各ステップを示す図である。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　山水　仁朗（他１名）トトトト

Claims (2)

【特許請求の範囲】
1. （１）予定のデータ長のプレーン・データ単位でアドレ
   ス可能な複数のビット・プレーンをもち、ビット・プレ
   ーン単位で複数のディスプレイ・データ単位が記憶され
   るソース・メモリと、上記予定のデータ長の複数のディ
   スプレイ・データ単位を記憶するためのターゲット・メ
   モリと、該ソース・メモリと該ターゲット・メモリの間
   に介在配置されたウィンドウ・バッファと、上記ソース
   ・メモリのビット・プレーンから上記ウィンドウ・バッ
   ファを介して上記予定のデータ長のディスプレイ・デー
   タ単位を上記ターゲット・メモリに転送するための手段
   を有し、上記ディスプレイ・データ単位の上記予定のデ
   ータ長は、任意のプレーン・データ単位ビット位置で開
   始し隣接する２つのプレーン・データ単位に跨がりうる
   ようなシステムにおいて、 データを転送するための方法であって、 （ａ）上記ソース・メモリ中の第１の対のプレーン・デ
   ータ単位にある上記予定のデータ長の第１のディスプレ
   イ・データ単位を選択して整列させる段階と、 （ｂ）上記ソース・メモリ中の第２の対のプレーン・デ
   ータ単位にある上記予定のデータ長の第２のディスプレ
   イ・データ単位を選択して整列させる段階と、 （ｃ）上記第１及び第２の対のプレーン・データ単位に
   跨がる上記予定のデータ長の第３のディスプレイ・デー
   タ単位を統合する段階と、 （ｄ）上記統合された上記予定のデータ長の第３のディ
   スプレイ・データ単位を整列させる段階と、 （ｅ）上記段階（ｄ）で整列されたディスプレイ・デー
   タ単位を上記ウィンドウ・バッ ファに転送する段階を有する、 データ転送方法。
2. （２）第１及び第２の、それぞれが２バイトのレジスタ
   をもち、ビット・プレーン状でバイト構成されたソース
   ・メモリからウィンドウ・バッファを介してターゲット
   ・メモリへディスプレイ・データ・ビットからなるバイ
   トを転送するためのシステムにおいて、 （ａ）上記第１のレジスタに、上記ソース・メモリのビ
   ット・プレーンからの第１のバイト対をロードし、その
   際、該第１のバイト対は１バイトのディスプレイ・デー
   タ・ビットと、１バイトまるごとではない部分的なディ
   スプレイ・データ・ビットを含むようにする段階と、 （ｂ）上記第１のレジスタ手段中のディスプレイ・デー
   タ・ビットの上記１バイトを整列させる段階と、 （ｃ）上記第２のレジスタに、上記ソース・メモリのビ
   ット・プレーンからの第２のバイト対をロードし、その
   際、該第２のバイト対は１バイトのディスプレイ・デー
   タ・ビットと、１バイトまるごとではない部分的なディ
   スプレイ・データ・ビットを含むようにする段階と、 （ｄ）上記第２のレジスタ手段中のディスプレイ・デー
   タ・ビットの上記１バイトを整列させる段階と （ｅ）上記第１及び第２のレジスタからの上記部分的な
   ディスプレイ・データ・バイトを１バイトに統合して整
   列する段階とを有する、 データ転送方法。