JPH028321B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数のマシンユニツトのそれぞれに
設けられたリミツトスイツチ、リレー等の入出力
要素とシーケンスコントローラとの間を多重伝送
線路を介して接続するようにした多重伝送装置に
関する。

特に、各送受信ユニツトに割振られるチヤンネ
ルの重複設定を防止し、システムの信頼性を向上
させた多重伝送装置に関する。

［従来の技術］ 従来、数多くのマシンユニツトを、同期制御す
るシステムとしてシリアル伝送路を介してシーケ
ンスコントローラで時分割制御する制御システム
が知られている。

この多重伝送システムは、第２図に示す様に、
チヤンネルを制御するマスタコントロールユニツ
ト３と、多重伝送線路４と、各マシンユニツトを
制御するシーケンスコントローラ１と、シーケン
スコントローラ１と多重伝送線路４とのインタフ
エースである多重伝送インタフエース２と、多重
伝送線路４に接続され、各マシンユニツトに配設
されている送信ユニツト５２，５３、受信ユニツ
ト５１，５４等から成る。

マスタコントロールユニツト３は、第３図に示
す様に、リセツトパルスＰ１、チヤンネルカウン
トパルスＰ６を順次出力する。各送受信ユニツト
は、デイツプスイツチ５３１，５１１等で特定の
チヤンネル番号が設定されている。それの有する
チヤンネルカウンタ５３２，５１２の値が、設定
されたチヤンネル番号と等しくなつたとき、その
チヤンネル番号によつて特定された送受信ユニツ
トは、多重伝送線路にデータ信号Ｐ２，Ｐ４を出
力したり、多重伝送線路からデータ信号Ｐ２，Ｐ
４を入力する。

マスタコントロールユニツト３の出力するリセ
ツトパルスＰ１は、各送受信ユニツトの有するチ
ヤンネルカウンタ５３２，５１２及び多重伝送イ
ンタフエース２の有するチヤンネルカウンタの内
容をリセツトし、チヤンネル番号を零とする。ま
たチヤンネルカウントパルスＰ６は、一定周期で
マスタコントロールユニツト３から出力されてお
り、各チヤンネルカウンタの値を１だけ更新し、
伝送線路の使用されているチヤンネルを順次更新
する。設定された最大チヤンネルまで更新される
と、次にリセツトパルスＰ１が出力され、伝送線
路は、再度零チヤンネルから順次時分割多重化さ
れる。

この様に、マスタコントロールユニツト３は、
伝送線路のチヤンネルを時分割制御しており、各
送受信ユニツトは、それの有するチヤンネルに、
伝送線路が設定されたとき、シーケンスコントロ
ーラ１との間でデータの送受信を行なうことがで
きる。以上の様にして、送信ユニツト５２，５３
は、それぞれのチヤンネルを利用して、リミツト
スイツチ、操作スイツチ、リレー接点等の入力要
素の状態をシーケンスコントローラ１に出力する
ことができ、又シーケンスコントローラ１は、受
信ユニツト５１，５４へ、それぞれのチヤンネル
を利用して、ランプ、リレーコイル等の出力要素
の作動状態を示す信号を出力することができる。

従来の多重伝送装置は、上記の構成、作用によ
り複数のマシンユニツトをシーケンスコントロー
ラによつて制御するものである。

［発明の解決しようとする問題点］ 上記多重伝送システムには、シーケンスコント
ローラ１と多重伝送線路４との間のインタフエー
スである多重伝送インタフエース２が設けられて
いる。

従来、多重伝送線路に接続されている送受信ユ
ニツトのチヤンネル設定は、デイプスイツチ５１
１，５１３等によつて手操作で行なわれていた。
このため、複数の送信ユニツト間又は、送信ユニ
ツトと受信ユニツト間で、同一チヤンネルが誤つ
て設定されることがあつた。チヤンネルが重複し
て設定されると、伝送線路上においてデータの混
信が発生し、システムが暴走する。又、チヤンネ
ル数が多いと、誤つて重複して設定したチヤンネ
ルを見出すのが困難である。

そこで本発明は、かかる欠点を改良するために
なされたものであり、誤つて重複して設定された
チヤンネルを自動的に検出し、このチヤンネル番
号を表示することによつてチヤンネルの誤設定を
防止し、システムの信頼性を向上させると共に、
誤設定チヤンネルの検出を迅速にし、システムの
デイバツグ及び保守を容易にすることを目的とす
る。

［問題点を解決するための手段及び作用］ 本発明は、一定周期でチヤンネルカウントパル
ス及びリセツトパルスを出力して、チヤンネルの
番号を指定するマスターコントロールユニツト
と、それぞれチヤンネル番号を設定するとともに
受信した前記チヤンネルカウントパルス及びリセ
ツトパルスが前記設定したチヤンネル番号に該当
するときにシリアル形式のデータ信号を入出力す
る複数の受信ユニツト及び送信ユニツトが接続さ
れ前記シリアル形式のデータ信号を時分割伝送形
式で伝送する多重伝送線路と、シーケンスコント
ローラとを接続するインタフエースを備えたシー
ケンスコントローラの多重伝送装置であつて、 前記インタフエースは、 前記多重伝送線路に接続され受信した前記チヤ
ンネルカウントパルス及びリセツトパルスのカウ
ント及びリセツトにより前記多重伝送線路のチヤ
ンネル番号を識別するチヤンネルカウンタと、 前記多重伝送線路から伝送されたデータ信号と
前記シーケンスコントローラから出力されたデー
タ信号とを記憶するデータ記憶装置と、前記チヤ
ンネル番号と前記データ記憶装置のアドレスとの
対応を記憶したチヤンネル／アドレス設定RAM
を有し前記チヤンネルカウンタによつて識別され
たチヤンネル番号に基づいて前記データ記憶装置
のアドレスを指定するチヤンネル／アドレス変換
装置と、前記多重伝送線路の前記データ信号を受
信して前記チヤンネル／アドレス変換装置によつ
て指定された前記データ記憶装置のアドレスに記
憶させる受信装置と、前記チヤンネル／アドレス
変換装置によつて指定された前記データ記憶装置
のアドレスからデータを読み出して前記多重伝送
線路にデータ信号を送出する送信装置と、 前記送信装置に送出される送信信号の論理レベ
ルと前記受信装置から送出される受信信号の論理
レベルとの不一致を検出するレベル判別装置と、 該レベル判別装置及び前記チヤンネルカウンタ
に接続され、該レベル判別装置から前記不一致を
示す信号が入力されるときに、前記チヤンネルカ
ウンタからチヤンネル番号を読込み、該チヤンネ
ル番号を表示する表示装置と、 を有することを特徴とするシーケンスコントロー
ラの多重伝送装置である。

上記送信装置は、伝送線路上に送信信号を出力
する。たとえば、ラインドライバである。受信装
置は、伝送線路上の電流レベルを受信信号として
取入れる。たとえばラインレシーバである。

上記レベル判別装置は、送信装置、及び受信装
置に入出力する信号の論理レベルの不一致を検出
する。即ち、両信号の論理レベルが一致している
ことは、送信信号が送出されない時には信号が受
信装置で受信されないことを意味している。又、
両信号の論理レベルが不一致であることは、送信
装置へ入力する送信信号と、伝送線路上に送出さ
れた信号とが何らかの原因で正規の対応をしてい
ないことを意味している。たとえば、あるチヤン
ネルにおいて、シーケンスコントローラが送信モ
ードにあるとき、同時に、他の送信ユニツトに、
そのチヤンネルが割当てられていると、その送信
ユニツトからも伝送線路にデータが出力され、同
一チヤンネルにおいて、データの混同が発生し、
伝送経路の電流レベルは不定となる。したがつ
て、送信装置によつて送信すべき送信信号と、受
信装置によつて受信される受信信号の不一致が検
出される。具体的は、送信装置から伝送線路に電
流信号が出力されていなくても、他の送信ユニツ
トがアクテイブレベルの電流信号を出力すると、
多重伝送線路の電流レベルは、アクテイブレベル
となり、受信装置で受信される受信信号の論理レ
ベルは、送信信号の論理レベルと異なつたものと
なる。この様な、現象を利用して、チヤンネルの
誤つた重複設定を検出することができる。

表示装置は、レベル判別装置が、送受信信号の
論理レベルの不一致を検出したときは、その時の
伝送線路のチヤンネル番号を設定しているチヤン
ネルカウンタの値を表示する。これにより誤つて
重複設定されたチヤンネル番号を知ることができ
る。

［実施例］ 以下、本発明を具体的な実施例に基いて詳述す
る。

第１図は、本発明の具体的な一実施例に係る多
重伝送装置の構成を示したブロツクダイアグラム
である。

又第２図は、多重伝送インタフエース２を有す
る多重伝送システム全体の構成を示したブロツク
ダイアグラムである。

多重伝送線路４（シリアル伝送線路）は、送信
装置及び受信装置であるラインドライバ／レシー
バ２００に接続されており、ラインドライバ／レ
シーバ２００は、データ信号を多重伝送線路４へ
出力し、多重伝送線路４から、チヤンネルカウン
トパルス、及びデータ信号を受信する。ラインド
ライバ／レシーバ２００には、チヤンネルカウン
トパルスを入力するチヤンネルカウンタ２１と、
受信データをシリアルデータからパラレルデータ
に変換するシリアル／パラレル変換器２２が接続
されている。シリアル／パラレル変換器２２は、
アドレサブルゲート２０１を介し、データ記憶装
置２８に接続され、受信データは、１ビツトずつ
異なるアドレスに記憶される。データ記憶装置２
８は、記憶ユニツトのRAM２８１、RAM２８
２、RAM２８３、RAM２８４から成り、それ
らは、同一アドレスでアクセスされる１ビツト
RAMである。各RAMは、さらに、マルチプレ
クサ２８５，２８６，２８７，２８８を有してお
り、シーケンスコントローラ１のアドレスバス１
１、チヤンネル／アドレス変換装置２９側のアド
レスバス２９１の双方からアクセスされる。記憶
ユニツト選択装置であるRAM選択回路２０６
は、多重伝送線路から入力されるリセツトパルス
を入力する毎に、RAM２８１，２８２，２８
３，２８４を順次選択する。即ち、全ての入出力
アドレスに対して、データを記憶するRAMが４
個設けられており、チヤンネルの多重化周期毎
に、多重伝送線路から入力され、記憶される
RAMが切換られる。２連照合回路２０７は、多
重伝送線路側からアクセスされていない３つの
RAMの内容の多数決の値をとる機能を有してお
り、シーケンスコントローラ１は、データ記憶装
置２８に記憶されている入力要素のデータを多数
決値として、読取ることができる。

チヤンネル／アドレス変換装置２９は、チヤン
ネル／アドレス設定RAM２９１、マルチプレク
サ２９２、ラツチ回路２９３、ゲート回路２９４
から成り、伝送線路のチヤンネルと、シーケンス
コントローラの入出力アドレスとの変換を行なう
機能を有する。シーケンスコントローラの入出力
アドレスは、11ビツトで構成されており、１ビツ
トデータ毎に１アドレスが割当てられている。チ
ヤンネルは、１チヤンネル当り８ビツトのデータ
を専有している。従つて、各チヤンネルは、１チ
ヤンネルにつき、８つの入出力アドレスを専有し
ている。従つて、チヤンネル／アドレス設定
RAM２９１は、チヤンネル番号と、上位８ビツ
トの入出力アドレスとの対応表を記憶しており、
チヤンネルカウンタ２１に設定されているチヤン
ネルの専有する入出力アドレス群の上位８ビツト
のアドレスがラツチ回路２９３に設定される。
又、チヤンネル／アドレス設定RAM２９１は、
そのチヤンネルが入力アドレス群、か出力アドレ
ス群のいずれに対応するか、即ち、入力チヤンネ
ルか、入出力チヤンネルであるかを記憶した
RAMを有している。従つてこの信号も、ラツチ
回路２９３に出力され、送信、受信のモード切換
の制御信号として利用されている。結局、入出力
アドレスの上位８ビツトのアドレス信号が出力さ
れる。即ち本実施例では、最大入出力チヤンネル
数は256である。この対応表は、コンピユータ２
６、コンソールパネル２７を用いて、作成するこ
とができる。又、入出力アドレスの下位３ビツト
は、クロツク２０５によつてシーケンシヤルに設
定される。

一方、シーケンスコントローラ１からの出力デ
ータは、データ線Ｄを介して、アドレスバス１１
によつて設定されたアドレスの多重伝送線路側か
らアクセスされていない３つのRAMに記憶され
る。データの多重伝送線路への出力は、次の様
に、行なわれる。まず、チヤンネルカウンタ２１
に設定されたチヤンネルに、対応するアドレスの
選択されている１の記憶ユニツトの内容がゲート
回路２８９、を介して出力用シフトレジスタ２０
２、にクロツク２０５によつてシーケンシヤルに
出力される。次に、パラレル／シリアル変換器２
０３によつてシリアルデータがラインドライバ／
レシーバ２００を介して多重伝送線路に送出され
る。

以上の様にして、チヤンネルカウンタ２１は、
零チヤンネルから設定された最大チヤンネルま
で、サイクリツクに変化し、チヤンネル／アドレ
ス変換器２９は、その時の設定されたチヤンネル
に対した入出力アドレスの上位アドレスを設定す
る。入力データはシリアル／パラレル変換器２２
に入力され、アドレツサブルゲート２０１を介し
て、１ビツトずつ、RAM選択回路２０６で選択
された１つのRAMに入力される。

上記の如き構成及び作用の多重伝送装置におい
て、本実施例装置は、チヤンネルの誤設定を検出
するための装置が付加されている。即ち、レベル
判別装置として、論理ゲート２３と、フリツプフ
ロツプ回路（以下単に「FF回路」という）２４
が設けられ、表示装置として、ラツチ回路２５、
コンピユータ２６、コンソールパネル２７が設け
られている。

論理ゲート２３は、パラレル／シリアル変換器
２０３の出力信号、即ちラインドライバ２００に
入力する送信信号Ｖ１と、ラインレシーバ２００
の出力する受信信号Ｖ２を入力している。論理ゲ
ート２３の出力は、FF回路２４のＳ端子及びラ
ツチ回路２５のゲート端子へ入力している。送信
信号Ｖ１は、ラインドライバ２００で変調されて
多重伝送線路４へ出力される。これと同時に、ラ
インレシーバ２００は多重伝送線路４上の電流信
号を復調して、受信信号Ｖ２として、シリアル／
パラレル変換器２２に出力する。ラインドライバ
２００は送信信号の論理レベル“０”と“１”を
多重伝送線路４上のアクテイブな電流レベル（±
）と、零電流レベル（０）にそれぞれ変調す
る。一方、ラインレシーバ２００は、多重伝送線
路４上のアクテイブな電流レベル（±）と零電
流レベル（０）を、受信信号Ｖ２の論理レベル
“０”と“１”とにそれぞれ復調する。従つてシ
ステムが正常な場合には、送信信号Ｖ１と受信信
号Ｖ２とは、完全に一致する。

しかし伝送線路が出力チヤンネルに設定されて
おり、従つて多重伝送装置のデータを正規の受信
ユニツトへ送信しているにもかかわらず、同一チ
ヤンネルに、送信ユニツトが接続されていると、
そのチヤンネルは、データの混同を生じる。論理
レベル“０”の送信信号Ｖ１によつて伝送線路４
は、零電流レベルになつても、他の送信ユニツト
からデータが出力されると、そのデータによつて
は、伝送線路４の電流レベルは、アクテイブレベ
ルとなる。従つて、この時受信信号Ｖ２の論理レ
ベルは“１”となり、送信信号Ｖ１の論理レベル
との不一致が発生する。この様な不一致が生じた
とき論理ゲート２３は、高レベルの検出信号Ｖ３
を、FF回路２４、及びラツチ回路２５へ出力す
る。FF回路２４は、検出信号Ｖ３によつてセツ
トされ、送受信信号の論理レベルに不一致を生じ
たことをコンピユータ２６に知らせる。

又ラツチ回路２５は、チヤンネルカウンタ２１
の内容を検出信号Ｖ３に同期してラツチする。即
ち、論理レベルに不一致を生じたときのチヤンネ
ルの番号がラツチされることになる。コンピユー
タ２６は、この値を読取り、コンソールパネル２
７のチヤンネル表示部２７１にチヤンネル番号を
表示する。

第４図はコンピユータ２６の処理を示したフロ
ーチヤートである。第５図は、コンソールパネル
２７を表わした平面図である。コンピユータは、
ステツプ100から実行を開始する。ステツプ100で
は、FF回路２４の状態を検出する。セツト状態
にあるときは、送信信号の論理レベルの不一致を
検出した時であるので、ステツプ102に移行して、
ラツチ回路２５からデータを読込む。次にステツ
プ104、106に移行して、その値をコンソールパネ
ル２７のチヤンネル表示部２７１に、エラーコー
ドを、エラーコード表示部２７３に表示する。こ
の様にして、チヤンネルの誤設定が行なわれた時
は、送受信データの不一致を検出して、誤設定の
チヤンネルの番号を表示し、作業者に知らせるこ
とができる。

尚、多重伝送装置が受信モードにあるときは、
チヤンネル／アドレス設定RAM２９１から出力
される出力モード信号OMがローレベルとなるの
で、論理ゲート２３が閉じられてこのゲート２３
の出力は低レベルとなり、送受信信号の不一致の
検出は行なわれない。

［発明の効果］ 本発明装置は、送信信号を出力すると共に、そ
の時の伝送線路の信号レベルを検出して、同時に
その送信信号を受信し、それらの信号の論理レベ
ルの不一致を検出している。一方チヤンネルが誤
つて設定されたときは同一チヤンネルでデータの
混同が発生し、上記の現象が検出され、チヤンネ
ル設定に誤りがあつたことが分る。又そのときの
チヤンネルの番号を表示しているので、誤設定チ
ヤンネルを容易に知ることができる。従つて、シ
ステムの信頼性を向上させ、保守、デイバツグを
容易に行なうことができる。

【図面の簡単な説明】

第１図は、本発明の具体的な一実施例に係る多
重伝送装置の構成を示したブロツクダイヤグラム
である。第２図は、多重伝送システム全体の構成
を示したブロツクダイヤグラムである。第３図
は、多重伝送線路に表われる信号の波形を示した
波形図である。第４図は、実施例装置のコンピユ
ータ処理を示したフローチヤートである。第５図
はコンソールパネルを示した平面図である。 Ｐ１……リセツトパルス、Ｐ２，Ｐ４……デー
タ信号、Ｐ６……チヤンネルカウントパルス、２
７１……チヤンネル表示部、２７２……データ表
示部、２７０……キーボード。

Claims (1)

1. 【特許請求の範囲】 １ 一定周期でチヤンネルカウントパルス及びリ
   セツトパルスを出力して、チヤンネルの番号を指
   定するマスターコントロールユニツトと、それぞ
   れチヤンネル番号を設定するとともに受信した前
   記チヤンネルカウントパルス及びリセツトパルス
   が前記設定したチヤンネル番号に該当するときに
   シリアル形式のデータ信号を入出力する複数の受
   信ユニツト及び送信ユニツトが接続され前記シリ
   アル形式のデータ信号を時分割伝送形式で伝送す
   る多重伝送線路と、シーケンスコントローラとを
   接続するインタフエースを備えたシーケンスコン
   トローラの多重伝送装置であつて、 前記インタフエースは、 前記多重伝送線路に接続され受信した前記チヤ
   ンネルカウントパルス及びリセツトパルスのカウ
   ント及びリセツトにより前記多重伝送線路のチヤ
   ンネル番号を識別するチヤンネルカウンタと、 前記多重伝送線路から伝送されたデータ信号と
   前記シーケンスコントローラから出力されたデー
   タ信号とを記憶するデータ記憶装置と、前記チヤ
   ンネル番号と前記データ記憶装置のアドレスとの
   対応を記憶したチヤンネル／アドレス設定RAM
   を有し前記チヤンネルカウンタによつて識別され
   たチヤンネル番号に基づいて前記データ記憶装置
   のアドレスを指定するチヤンネル／アドレス変換
   装置と、前記多重伝送線路の前記データ信号を受
   信して前記チヤンネル／アドレス変換装置によつ
   て指定された前記データ記憶装置のアドレスに記
   憶させる受信装置と、前記チヤンネル／アドレス
   変換装置によつて指定された前記データ記憶装置
   のアドレスからデータを読み出して前記多重伝送
   線路にデータ信号を送出する送信装置と、 前記送信装置に送出される送信信号の論理レベ
   ルと前記受信装置から送出される受信信号の論理
   レベルとの不一致を検出するレベル判別装置と、 該レベル判別装置及び前記チヤンネルカウンタ
   に接続され、該レベル判別装置から前記不一致を
   示す信号が入力されるときに、前記チヤンネルカ
   ウンタからチヤンネル番号を読込み、該チヤンネ
   ル番号を表示する表示装置と、 を有することを特徴とするシーケンスコントロー
   ラの多重伝送装置。 ２ 前記レベル判別装置によつて判別される論理
   レベルは、多重伝送線路上における電流レベルに
   対応した論理レベルである特許請求の範囲第１項
   記載のシーケンスコントローラの多重伝送装置。