JPH028346B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子回路基板の電源配線或いはアー
ス配線となる格子状配線パターン内に非導通パタ
ーンを自動的に形成できる格子状配線パターン形
成方法に関するものである。

〔従来の技術〕

電子回路基板は、多層配線構成が一般的で、電
源配線或いはアース配線は、数mmのピツチの格子
状パターンが比較的多く採用されている。このよ
うな格子状配線パターンに対して、部品の挿入孔
や接続ピンの挿入孔等を形成する時、配線パター
ンと接触しないように、格子状配線パターンの一
部を削除する必要がある。

このような電子回路基板の配線パターンは、近
年コンピユータを利用して作成するものであり、
格子状配線パターンの場合には、その格子状配線
パターンの幅や間隔等のデータがフアイルに格納
されているから、そのデータを読出し、且つ外周
を規定する情報を入力することにより、その規定
された外周内に読出データに従つた格子状配線パ
ターンが形成され、デイスプレイ装置に表示され
ることになる。そして、表示された格子状配線パ
ターンに対して、部品の挿入孔等に対応した非導
通パターンを形成する為の入力操作を行うもので
ある。

所望の配線パターンが形成されると、そのデー
タをアートワーク装置等に加えて、配線パターン
形成用露光マスクとなるフイルムを自動作成する
ものである。

〔発明が解決しようとする問題点〕

格子状配線パターンに対する非導通パターンの
入力は、キーボードやマウス等の入力装置を用い
て行われるが、挿入孔等と格子状配線パターンと
が接触しないように、所定の間隔が保たれること
が必要であり、その為に、形成すべき非導通パタ
ーンの寸法と関連して、格子状配線パターンの格
子辺の消去作業を行うことになるから、配置位置
の指定と共に繁雑な作業となるものであつた。又
このような非導通パターンが多数の場合には、格
子状配線パターン内に、それぞれの非導通パター
ンの内抜き形成を行う為の作業時間が非常に長く
なる欠点があつた。

本発明は、前述の従来の欠点を改善することを
目的とするものである。

〔問題点を解決するための手段〕

本発明の格子状配線パターン形成方法は、格子
状配線パターンの幅を零と見做して、この格子状
配線パターン内に形成すべき非導通パターンの拡
大処理を行うもので、格子状配線パターンの幅の
１／２と、非導通パターンと配線パターンとの間で
必要とする最小間隔との和を加えた寸法に拡大す
るものである。そして、拡大された非導通パター
ン内の格子状配線パターンの格子辺を消去するこ
とにより、配線パターンとの間で所定の間隔を有
する非導通パターンの内抜きを行つた格子状配線
パターンを形成するものである。

〔作用〕

格子状配線パターンの幅を1/2した値と、非導
通パターンと配線パターンとの間で必要とする最
小間隔とを加算した値を、非導通パターンに加え
て拡大し、この拡大された非導通パターン内の格
子状配線パターンの格子辺を消去して、配線パタ
ーンと非導通パターンとの間に所定の間隔を有す
る格子状配線パターンを作成するものであり、非
導通パターンの拡大処理や、格子辺の消去処理
は、図形処理に於ける拡大、縮小の処理や、図形
重なりの消去処理等を適用して実現することがで
き、外周データを入力するだけで、自動的に非導
通パターンの内抜きを行つた格子状配線パターン
を作成することができる。

〔実施例〕

以下図面を参照して、本発明の実施例について
詳細に説明する。

第１図は本発明の実施例のブロツク図であり、
１はプロセツサ（CPU）、２はプログラム等を格
納した領域と共に、領域Ａ，Ｂ，Ｃ，を有するメ
モリ（MEM）、３，４，５は入出力制御装置
（Ｉ／Ｏ）、６はキーボード等の入力装置、７はデ
イスプレイ装置、８はパターン・データにより露
光、現像等を行つてマスクパターン等のフイルム
を出力するアートワーク装置、９はフアイル装置
である。フアイル装置９に格子状配線パターンの
配線幅、ピツチ等のデータや非導通パターン・デ
ータ等を含む回路パターン・データが格納されて
いるものである。

最初に、プロセツサ１の制御により、フアイル
装置９から回路パターン・データを読出して、メ
モリ２の領域Ａに格納する。次に入力装置６から
格子状配線パターンの外周を指定する外周データ
を入力する。プロセツサ１は、この外周データを
メモリ２の領域Ｂに格納する。そして、プロセツ
サ１は、外周データと、回路パターン・データの
うちの格子状配線パターン・データとを読出し
て、指定された外周内に格子パターンを生成し
て、メモリ２の領域Ｂに格納すると共に、入出力
制御装置４を介してデイスプレイ装置７に加え
る。それによつて、デイスプレイ装置７には指定
された外周内に所定のピツチの格子パターンが表
示される。

次に、プロセツサ１は、メモリ２の領域Ａから
非導通パターン・データを一つ読出し、この非導
通パターンの拡大処理を行つてメモリ２の領域Ｃ
に格納する。この拡大処理は、格子状配線パター
ンの線幅を零と見做して、（格子状配線パターン
幅）×（1/2）＋（導体間の最小間隔）＝付加寸法、を
求めて、この付加寸法の値を非導通パターンの寸
法に付加する演算処理を行うものであり、図形処
理に於ける拡大、縮小処理に類似した処理により
実現することができる。

次に、プロセツサ１は、メモリ２の領域Ｂ，Ｃ
から読出した格子パターンと拡大した非導通パタ
ーンとの重なりの識別を行うものである。なお、
非導通パターン・データには、配置位置を指定す
る位置データも含まれているので、拡大された非
導通パターンの一部と格子パターンとが重なる場
合も容易に識別することができるものである。そ
して、非導通パターン内の格子パターンの格子辺
の消去を行うものである。この場合に、拡大され
た非導通パターンの外周と交差する格子辺を含め
て消去するものである。この格子辺消去処理は、
図形処理に於ける図形重なり部分の消去処理と同
様な処理で実現することができる。この格子辺の
消去処理を行つた格子パターンをメモリ２の領域
Ｂに格納する。

メモリ２の領域Ａに非導通パターンが残つてい
れば、残つている非導通パターンの一つを読出し
て、前述と同様な拡大処理、領域Ｂに格納されて
いる格子パターンに対する格子辺の消去処理を行
つて、メモリ２の領域Ｂに格納する。

格子辺の消去処理により、周囲の格子パターン
から完全に分離された格子辺が生じることがあ
る。このような場合は、格子辺の追加により周囲
の格子パターンと連続させる為の処理、或いは、
非導通パターンの配置位置変更処理等を行うとに
なる。

非導通パターンについての処理が総て終了する
と、メモリ２の領域Ｂには、非導通パターンの内
抜きを行つた格子状配線パターンのデータが格納
されていることになり、この格子状配線パター
ン・データを入出力制御装置５を介してアートワ
ーク装置８に出力すると、格子状配線パターン・
データに従つたパターンの露光、現像により、電
子回路基板の格子状配線パターン・フイルムが作
成されて出力されるものである。

第２図及び第３図は格子状配線パターンの説明
図であり、格子状配線パターンの外周データとし
て、ａ（x₁、y₁）、ｂ（x_l、y_j）、ｃ（x_n、y_j）、ｄ
（x_n、y_k）、ｅ（x_i、y_k）、ｆ（x_i、y_l）を入力装置６
等から入力する。この外周データは、ライトペン
等により直接デイスプレイ装置の表示画面に入力
する手段を採用することも可能である。又、矩形
の外周の場合は、４点の座標情報を入力すれば良
いことになる。

又格子状配線パターン・データが前述のように
読出されて、指定された外周ａ〜ｆ内に所定のピ
ツチの格子パターンが形成される。又斜線を施し
たＰ１，Ｐ２，Ｐ３は非導通パターンを示し、こ
れらの非導通パターンＰ１，Ｐ２，Ｐ３は、順次
そのデータがメモリ２の領域Ａから読出されて、
鎖線で示すように拡大処理されるものである。こ
の拡大処理は、前述のように、格子状配線パター
ンの線幅を零と見做して、その格子状配線パター
ンの幅の1/2と、配線パターンと非導通パターン
との間に必要とする最小間隔との和を付加寸法と
して、非導通パターンＰ１，Ｐ２，Ｐ３に加える
処理を行うものである。

拡大された非導通パターン内、即ち、鎖線内の
格子パターンの格子辺を消去することにより、第
３図に示すように、非導通パターンＰ１，Ｐ２，
Ｐ３の周囲に内抜き領域Ｎ１，Ｎ２，Ｎ３が形成
された格子状配線パターンとなる。そして、非導
通パターンと配線パターンとは、少なくとも、格
子状配線パターンの幅の1/2と、必要最小限度の
間隔との和の値の間隔を有するものとなり、部品
等を挿入しても短絡事故の発生がない配線パター
ンとなる。

又非導通パターンの配置位置によつては、格子
状配線パターンが、島状に分離される場合が生じ
る。これは、作成された格子状配線パターンを順
次走査して、内抜き領域によつて周囲が包囲され
た配線パターンが存在するか否かを調べることに
よつて検出できるから、島状に分離されているこ
とを検出した場合には、格子辺を追加するか、又
は、非導通パターンの配置位置の変更を行うこと
になる。

第４図は本発明の実施例のフローチヤートの一
例を示すものであり、回路パターン・データをフ
アイル装置９から読出して、メモリ２の領域Ａに
格納し、外周を指定する外周データを入力装置６
等から入力する。それにより、領域Ａから格子状
配線パターン・データの読出しを行い、指定外周
内に格子パターンを生成する。

次にメモリ２の領域Ａから非導通パターン・デ
ータを読出して、非導通パターンの拡大処理を行
い、この拡大された非導通パターン内の格子辺を
消去して、内抜きが形成された格子状配線パター
ン・データをメモリ２の領域Ｂに格納する。

メモリ２の領域Ａに非導通パターンが残つてい
るか否か判断し、残つている場合は、非導通パタ
ーンの読出しを行うことになり、又残つていない
場合は、格子状配線パターンの形成が終了したこ
とになり、アートワーク装置８へそのデータが転
送され、格子状配線パターン・フイルムが作成さ
れて出力されることになる。

〔発明の効果〕

以上説明したように、本発明は、格子状配線パ
ターンの幅を零と見做して、格子状配線パターン
内に形成すべき部品挿入等の為の非導通パターン
を、格子状配線パターンの幅の1/2と、非導通パ
ターンと配線パターンとの間で必要とする最小間
隔との和を加えた寸法に拡大する処理を行い、こ
の拡大された非導通パターン内の格子状配線パタ
ーンの格子辺を消去する処理を行うことにより、
非導通パターンの内抜きを行つた格子状配線パタ
ーンを形成するものであり、格子状配線パターン
の外周データを入力するだけで、自動的に所望の
回路パターンに於ける非導通パターンに対応した
内抜きを形成することができるので、電子回路基
板用の格子状配線パターンの形成を簡単且つ短時
間で行うことができる利点がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロツク図、第２図
及び第３図は格子状配線パターンの作成過程の説
明図、第４図は本発明の実施例のフローチヤート
の一例を示すものである。 １はプロセツサ（CPU）、２はメモリ
（MEM）、３〜５は入出力制御装置（Ｉ／Ｏ）、
６は入力装置、７はデイスプレイ装置、８はアー
トワーク装置、９はフアイル装置である。

Claims (1)

【特許請求の範囲】
1. １ 非導通パターンの内抜きを行つた電子回路基
   板の格子状配線パターンを作成する方法に於い
   て、格子状配線パターンの幅を零と見做し、該格
   子状配線パターン内に形成すべき非導通パターン
   を、前記格子状配線パターンの幅の1/2と、非導
   通パターンと配線パターンとの間で必要とする最
   小間隔との和を加えた寸法に拡大し、該拡大され
   た非導通パターン内の格子状配線パターンの格子
   辺を消去して、非導通パターンの内抜きを行うこ
   とを特徴とする格子状配線パターン形成方法。