JPH0283536A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0283536A
JPH0283536A JP63235821A JP23582188A JPH0283536A JP H0283536 A JPH0283536 A JP H0283536A JP 63235821 A JP63235821 A JP 63235821A JP 23582188 A JP23582188 A JP 23582188A JP H0283536 A JPH0283536 A JP H0283536A
Authority
JP
Japan
Prior art keywords
film
etching
coating film
liquid crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63235821A
Other languages
English (en)
Inventor
Shoichiro Nakayama
中山 正一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63235821A priority Critical patent/JPH0283536A/ja
Publication of JPH0283536A publication Critical patent/JPH0283536A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、絶縁基板に薄膜素子を作り付けた素子基板を
使用した液晶表示装置に関する。
(ロ)従来の技術 近年非晶質半導体材料、特にアモルファス・シリコン(
以下a−5iと略記する)膜等の非晶質材料は、その物
性上の特徴及びプラズマCVD法という形成法の利点を
いかしてこれまでの単結晶シリコン(c−5i)では実
現不可能であった分野への応用を開拓している。特にa
−5i膜はプラズマ反応という形成法で成膜できるため
、太陽電池や大面積液晶TV用のスイッチング素子など
に応用されている。
アクティブマトリンクス方式の液晶テレビへのa−5i
薄膜トランジスタ(以下TPTと略記する)スイッチン
グ素子の応用は、プラズマ反応の大面積化の容易さとい
ったメリットをいかしたものであるが、同時に同反応法
によってTPTを構成するゲート絶縁膜やパッシベーシ
ョン膜となる窒化シリコン(以下S r N X)膜や
酸化シリコン(以下5iO=)膜を反応ガスを変えるだ
けで形成できるという長所も利用している。
さらに、同反応法は、薄膜の成長に必要な基板温度を5
00℃以下と比較的低温で形成できるため、薄膜の下地
基板を比較的自由に選択することができる。例えばガラ
ス、プラスチックなどを基板として利用することができ
る。
従来、この様な形成法の特徴を利用して、ガラス基板上
にアクティブ・デバイスとしてTPTを形成している。
しかしながら、基板たるガラスに含有されているアルカ
リイオンの析出によるデバイス汚染を考慮して、通常ア
ルカリ・フリーのガラス例えばコーニング社の品番70
59ガラス、HOYA社の品番NA45などを用いてい
る。このため、実際にガラス板のデバイス・コストに占
める割合は、大きいものであった。
そこで、ノン・アルカリ・フリーの低コスト基板を用い
るためには、少なくともTPTなどのアクティブデバイ
スを形成する基板面にアルカリ・イオンによる汚染を防
ぐための保護膜をコーティング形成する必要があった。
このようなコーティング被膜には、一般的な保護膜とし
て代表的な、例えばSin、膜、あるいは5iNz膜が
用いられる。持にNaイオンの拡散を効果的に防止する
為には、数%のリン(P)をドーピングした絶縁膜を用
いる方法がある。
一方、従来、ガラス基板を用いた液晶表示素子のそのガ
ラス基板に金属酸化膜をコーティングする手法について
は、特公昭63−33123号公報に提案されているが
、この場合は配向膜の耐熱性や接着性の向上を目的とし
たものである。
前述したコーティング被膜は、その目的から素子形成の
最も最初に形成される。このため、コーティング被膜は
TPT形成のための各種薄膜形成プロセスにさらされる
事となる。特に、プラズマCVD法によるプロセスを経
る場合は、コーティング被膜は高エネルギーのプラズマ
中の活性種の衝撃を受ける。通常、as−grownで
リン・ドープしたSin、膜では、たとえプラズマCV
D法のプラズマにさらされても、TPTの特性に影響を
及ぼすほどにリンは膜に混入しない。
しかしながら、コーティング被膜をプラズマにさらす前
に、不必要なエツチングや、表面のエツチングを行い、
その後プラズマにさらすと、プラズマの衝撃によりリン
が活性化しやすくなり、たとえばTPTの場合、第3図
に示すような光に非常に敏感な特性が発生する[この特
性はTPTには好ましくないコ。尚、比較の為に、第4
図に正常なTPTの特性を示す。
このような現象は、リンが薄膜中に混入し、膜の深さ方
向にリン濃度が異なって入ったことが原因であると認め
られている。
上述のように、リン・ドープの絶縁膜をコーティング被
膜としてコートした絶縁基板上に、例えばTPTを形成
するとき、コーティング被膜のリンがTPTの活性層に
混入させてしまうという問題が発生する。さらに、コー
ティング被膜が完全にエツチング除去されたならば、前
述したガラスからのアルカリ・イオンが流失することは
、言うまでもない。
このように、コーティング被膜上に形成した各種の膜を
エツチングしなければいけない理由としては、薄膜トラ
ンジスタなどの固有の素子構造によるためだけではなく
、プラズマCVD法などによる薄膜の膜中応力の緩和対
策のためにも、エツチングのパターンを導入する必要が
あった。
第5図に、このような膜中応力の緩和対策を施した従来
の液晶表示装置のTPTの素子構造を示す。尚、同図の
装置は補助容量付のTPT構造である。
同図のTPTの製造工程を以下に述べる。
まず、ノン・アルカリ・フリーのガラス基板(1)に、
リンなどをコートする保護膜(2)上に補助容量用電極
(3)をパターニングする。
次に、プラズマCVD法により;絶縁性膜(5)、例え
ばSin、、あるいはSiNx膜などを形成する。そし
て、フッソ系のエッチャントにより前記絶縁膜(5)を
エツチングする。この際、前述した保護膜(2)までの
オーバーエツチングあるいは、下部ガラス基板(])が
露出するなどのエツチング問題が発生する。
その後、ゲート金属膜(6)を形成パターニングする。
次にプラズマCVD法により、ゲート絶縁膜(7)、非
晶質半導体(8)、コンタクト用半導体(9)を順次形
成しパターニングする。そして、ドレーン・ソース用金
属膜(10)を形成パターニングする。
最後にチャンネル部に残ったコンタクト用半導体をエツ
チングする。
(ハ)発明が解決しようとする課題 本発明は上述の実情に鑑みて成されたものであり、液晶
表示装置用基板の薄膜素子の形成工程中でエツチング処
理を施すことがあっても、これによって上記基板のコー
ティング被膜までもがエツチングされるのを未然に防止
できる液晶表示装置を提供するものである。
(ニ)課題を解決するための手段 本発明の液晶表示装置は、不純物を添加した絶縁材料か
らなるコーティング被膜を備えた絶縁性基板上に、絶縁
膜、半導体膜、あるいは導電性膜などの積層膜からなる
薄膜素子を形成したものであって、前記薄膜素子形成時
のエツチングの際に前記コーティング被膜のエツチング
を防止するバッファ膜を前記コーティング被膜上の適所
に局在せしめたことを特徴とする液晶表示装置。
(ホ)作用 本発明によれば、コーティング被膜上に形成された膜の
エツチングの際に、前記コーティング被膜が同時にエツ
チング除去され、コーティング被膜の中に含まれている
リンなどの拡散や、保護膜の剥離によるノン・アルカリ
・フリーガラスに含まれている不純物の流失を前記薄膜
のエツチング除去部に耐薬品性の強いバッファ膜をパタ
ーン化することにより、防止される。
(へ)実施例 本発明の液晶表示装置に用いる素子基板の一実施例を第
1図の断面図に示し、その製造工程を第2図の(イ)〜
(ニ)の工程順断面図に示す。図中の符号は、第3図の
従来装置と同一部分について第3図と一致せしめている
第1図の本発明装置が従来装置と異なるところは、ノン
・アルカリ・フリーガラス基板(1)のコーティング被
膜(2)上にバッファ膜(4)を局在せしめた点にあり
、このバッファ膜(4)上の補助容量用絶縁膜(5)に
はエツチング処理による応力緩和用スリットが設けられ
ている。
従って、補助容量用絶縁膜(5)のエツチング処理の際
に、このスリット開口からはコーティング被膜(2)が
露出せずに、これを上記バッファ膜(4)がカバーする
構成となる。
製造プロセスは、以下のようである。
コーティング被膜(2)がコートされたガラス基板(1
)上に補助容量用電極を形成した後、第2図(イ)に示
すごとく、後工程のエツチング防止用に所望の位置にバ
ッファ用膜(4)を局在形成する。次に補助容量用絶縁
膜(5)を形成した後、同図(ロ)に示すごとく所望の
位置をエツチングして応力緩和用スフットを形成する。
この時、先に形成したバッファ膜(4)と、絶縁膜(5
)のスリット開口部が、一致している必要がある。但し
、バッファ膜(4)面積の方が、絶縁膜(5)のスリッ
ト開口部面積より大きい。
以下のプロセスは、同図(・・)、(ニ)に示すごと〈
従来例と同じであり、上述のコーティング被膜(2)の
エツチング防止により、半導体(8)への不純物拡散の
ないTPTが得られる。
以上の説明したバッファ膜(4)の材料は、後工程で使
用するエッチャントに対して耐薬品性に優れているもの
であれば、とくに制限はなく、金属膜や透光性膜などで
よい。
本実施例では、ガラス基板をノン・アルカリ・フリー・
ガラスとして説明したが、従来のアルカJ・フリーに保
護膜を使用した場合においてら本発明は有効である。こ
の場合、ガラスと上面に形成する膜の付着強度を上げる
などに利用する場合である。また、本発明は実施例で説
明したような第一主面のみの保護膜について述べたが、
第二主面の保護膜の場合においても、全く同様にバッフ
ァ膜の使用は、有効である。
(ト)発明の効果 本発明の液晶表示装置は、基板のコーティング被膜のエ
ツチング防止用のバッファ膜を用いることによって、ノ
ン・アルカリ・フリーのガラスから流出する不純物を防
止することが可能となる上に、保護膜の効果を上げるた
めにドープされたリンなどをプラズマ反応などによって
活性化させることなく、高品質のアクティブ・デバイス
を形成することが可能となる。また、バッファ膜として
透光性膜を用いたならば、光透過型の液晶表示装置の場
合には、開口率の低下を招かないので、表示品位の劣化
はない。
【図面の簡単な説明】
第1図は本発明の液晶表示装置の基板断面図、第2図(
イ)〜(ニ)は本発明装置のプロセス不断面図、第3図
および第4図はTPTのドレイン電流対ゲート電圧特性
図、第5図は従来装置の断面図である。 (1)・・・絶縁基板、(2)・・・保護膜、(3)・
・・を極、(4)・・・バッファ膜、(5)・・・絶縁
膜、(6)・・・ゲート金属膜、(7)・・・ゲート絶
縁膜、(8)・・・非晶質半導体、(9)・・・コンタ
クト用半導体、(lO)・・・金属膜。 第1図 第5図

Claims (1)

    【特許請求の範囲】
  1. (1)不純物を添加した絶縁材料からなるコーティング
    被膜を備えた絶縁性基板上に、絶縁膜、半導体膜、ある
    いは導電性膜などの積層膜からなる薄膜素子を形成した
    液晶表示装置に於て、前記薄膜素子形成時のエッチング
    の際に前記コーティング被膜のエッチングを防止するバ
    ッファ膜を前記コーティング被膜上の適所に局在せしめ
    たことを特徴とする液晶表示装置。
JP63235821A 1988-09-20 1988-09-20 液晶表示装置 Pending JPH0283536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63235821A JPH0283536A (ja) 1988-09-20 1988-09-20 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63235821A JPH0283536A (ja) 1988-09-20 1988-09-20 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0283536A true JPH0283536A (ja) 1990-03-23

Family

ID=16991757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63235821A Pending JPH0283536A (ja) 1988-09-20 1988-09-20 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0283536A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678803B (zh) * 2018-12-26 2019-12-01 友達光電股份有限公司 顯示裝置
JP2022513746A (ja) * 2018-12-13 2022-02-09 アプライド マテリアルズ インコーポレイテッド リンをドープされた窒化ケイ素膜の堆積方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292614A (ja) * 1985-06-20 1986-12-23 Sanyo Electric Co Ltd 表示装置の製造方法
JPS6272168A (ja) * 1985-08-02 1987-04-02 ゼネラル・エレクトリツク・カンパニイ マトリクス液晶表示装置用のn↑+非晶質シリコン薄膜電界効果トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292614A (ja) * 1985-06-20 1986-12-23 Sanyo Electric Co Ltd 表示装置の製造方法
JPS6272168A (ja) * 1985-08-02 1987-04-02 ゼネラル・エレクトリツク・カンパニイ マトリクス液晶表示装置用のn↑+非晶質シリコン薄膜電界効果トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022513746A (ja) * 2018-12-13 2022-02-09 アプライド マテリアルズ インコーポレイテッド リンをドープされた窒化ケイ素膜の堆積方法
TWI678803B (zh) * 2018-12-26 2019-12-01 友達光電股份有限公司 顯示裝置

Similar Documents

Publication Publication Date Title
CN100470843C (zh) 半导体器件及其制造的方法
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US7008830B2 (en) Poly-crystalline thin film transistor and fabrication method thereof
KR100267144B1 (ko) 반도체 장치의 제조방법
JP4245086B2 (ja) ガラス上薄膜トランジスタの製造方法
KR100303141B1 (ko) 박막트랜지스터의 제조방법
US6200837B1 (en) Method of manufacturing thin film transistor
JPH0283536A (ja) 液晶表示装置
JPH09512667A (ja) 薄膜半導体部品の側面をパッシベーション処理する方法
JPH06169086A (ja) 多結晶シリコン薄膜トランジスタ
JPH01115162A (ja) 薄膜トランジスタ及びその製造方法
JP2692914B2 (ja) 薄膜トランジスタの製造方法
KR20000003174A (ko) 박막 트랜지스터의 제조방법
JP3358284B2 (ja) 薄膜トランジスタの製造方法
JPH02224254A (ja) 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ
JPH10177968A (ja) 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法
JP2522364B2 (ja) 薄膜電界効果型トランジスタの製造方法
KR100370451B1 (ko) 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법
JPH02163971A (ja) 半導体装置およびその製造方法
JPS61231767A (ja) アクテイブマトリクス基板の製造方法
KR0156180B1 (ko) 액정표시 소자의 제조방법
JPS5821868A (ja) 多結晶シリコン薄膜トランジスタの製造方法
KR970005952B1 (ko) 박막트랜지스터의 제조방법
KR100303710B1 (ko) 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법