JPS5821868A - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン薄膜トランジスタの製造方法Info
- Publication number
- JPS5821868A JPS5821868A JP56120763A JP12076381A JPS5821868A JP S5821868 A JPS5821868 A JP S5821868A JP 56120763 A JP56120763 A JP 56120763A JP 12076381 A JP12076381 A JP 12076381A JP S5821868 A JPS5821868 A JP S5821868A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- source
- hydrofluoric acid
- film transistor
- solution containing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多結晶シリコンを用いた薄膜トランジスタの製
造方法に関するものである。
造方法に関するものである。
薄膜トランジスタは、絶縁体基板上に蒸着等によシ半導
体薄膜を被着形成して能動素子を作ったもので、通常は
電界効果形であり構造及び動作ともにＭＯＳ−ＦＥＴに
類似している。しかし、ＭＯＳ−ＦＥＴが通常単結晶基
板を用いて形成されるのに対し、この薄膜トランジスタ
は絶縁体基板上に形成した半導体薄膜によって構成され
るために、大面積トランジスタアレイを製作できるとい
う利点を有している。このため、例えば液晶マトリクス
ディスプレイのクロストーク防止用のスイッチング素子
として極めて好適である。即ち、液晶マトリクスディス
プレイは近年ポケットテレビやコンピュータ一端末用機
器として開発が進められ、画像の一層の精細化が求めら
れているが、画素子数の増加に伴なうクロストークを防
止するためには各画素にスイッチング素子を付設する手
段が有効である。この場合、薄膜トランジスタを用いれ
ばディスプレイパネルの一方の基板に作り付けることが
できるから有利である。薄膜を構成する半導体としては
、ＣｄＳ、ＣｄＳｅ等の化合物やアモルファスシリコン
等も用いられるが、特性の安定性や無公害の観点から多
結晶シリコンが最もすぐれている。
体薄膜を被着形成して能動素子を作ったもので、通常は
電界効果形であり構造及び動作ともにＭＯＳ−ＦＥＴに
類似している。しかし、ＭＯＳ−ＦＥＴが通常単結晶基
板を用いて形成されるのに対し、この薄膜トランジスタ
は絶縁体基板上に形成した半導体薄膜によって構成され
るために、大面積トランジスタアレイを製作できるとい
う利点を有している。このため、例えば液晶マトリクス
ディスプレイのクロストーク防止用のスイッチング素子
として極めて好適である。即ち、液晶マトリクスディス
プレイは近年ポケットテレビやコンピュータ一端末用機
器として開発が進められ、画像の一層の精細化が求めら
れているが、画素子数の増加に伴なうクロストークを防
止するためには各画素にスイッチング素子を付設する手
段が有効である。この場合、薄膜トランジスタを用いれ
ばディスプレイパネルの一方の基板に作り付けることが
できるから有利である。薄膜を構成する半導体としては
、ＣｄＳ、ＣｄＳｅ等の化合物やアモルファスシリコン
等も用いられるが、特性の安定性や無公害の観点から多
結晶シリコンが最もすぐれている。
第１図および第２図は、通常用いられているこの種の薄
膜トランジスタの一例を示す断面図である。同図におい
て、１はガラス等の絶縁体基板、２は半導体膜、３は絶
縁膜、４，５はソースおよびドレイン電極、６はゲート
電極である。
膜トランジスタの一例を示す断面図である。同図におい
て、１はガラス等の絶縁体基板、２は半導体膜、３は絶
縁膜、４，５はソースおよびドレイン電極、６はゲート
電極である。
しかしながら、上記構成を有する薄膜トランジスタにお
いて、半導体が多結晶シリコンの場合、膜厚が薄いと結
晶性が不十分で良好な動作特性が得られず、良好な動作
特性を得るためには膜厚は２０００Ｘ以上、望ましくは
５０００ＡＪＪ上必要である。ところが半導体膜の膜厚
をこのように厚くすると、第１，２図の構造の場合、ゲ
ートに電圧を印加してもソースおよびドレイン電極近傍
の半導体にキャリアが十分励起されず、動作しにくくな
るという欠点がある。そξで半導体膜として多結晶シリ
コンを用いる場合には、キャリア励起上有利な第３，４
図の構造が望ましいと考えられる。
いて、半導体が多結晶シリコンの場合、膜厚が薄いと結
晶性が不十分で良好な動作特性が得られず、良好な動作
特性を得るためには膜厚は２０００Ｘ以上、望ましくは
５０００ＡＪＪ上必要である。ところが半導体膜の膜厚
をこのように厚くすると、第１，２図の構造の場合、ゲ
ートに電圧を印加してもソースおよびドレイン電極近傍
の半導体にキャリアが十分励起されず、動作しにくくな
るという欠点がある。そξで半導体膜として多結晶シリ
コンを用いる場合には、キャリア励起上有利な第３，４
図の構造が望ましいと考えられる。
なお、第３，４図において第１，２図と同一部分には同
一符号を付しである。しかしながら、第３図の構造では
ソースおよびドレイン電極４，５を形成後、多結晶シリ
コンの半導体膜２を形成することになるが、多結晶シリ
コン膜を形成するためには基板温度を５００℃、あるい
はそれ以上に上げる必要があり、シリコン膜を形成する
時点で電極材料がシリコン中に拡散、あるいはシリコン
と反応してし１い実際上採用できないという欠点がある
。結局半導体膜として多結晶シリコンを用いる場合には
第４図の構造をとらざるを得なくなる。
一符号を付しである。しかしながら、第３図の構造では
ソースおよびドレイン電極４，５を形成後、多結晶シリ
コンの半導体膜２を形成することになるが、多結晶シリ
コン膜を形成するためには基板温度を５００℃、あるい
はそれ以上に上げる必要があり、シリコン膜を形成する
時点で電極材料がシリコン中に拡散、あるいはシリコン
と反応してし１い実際上採用できないという欠点がある
。結局半導体膜として多結晶シリコンを用いる場合には
第４図の構造をとらざるを得なくなる。
第４図の構造の場合、ソース、ドレイン電梧４゜５の形
成はマスク蒸着でも可能であるが、電極パターンの精度
が不十分でありソース・ドレイン間のリークが起９やす
いなどの欠点がある。これに対してフォトエツチングで
は容易に所定の電極パターンを形成することができて望
ましい結果を得ることができる。１だ、電極材料として
は多結晶シリコンと反応しにぐいこと、良好な’ｔｒｉ
、気的コンタクトがとれることなどの条件を考慮すると
ほぼＡｄ に限定きれる。結局、多結晶シリコン薄膜ト
ランジスタのソース、ドレイン’ｔｈ＜としては、フォ
トエツチングでＡｌ のパターンを形成したものが望
ましいことになる。
成はマスク蒸着でも可能であるが、電極パターンの精度
が不十分でありソース・ドレイン間のリークが起９やす
いなどの欠点がある。これに対してフォトエツチングで
は容易に所定の電極パターンを形成することができて望
ましい結果を得ることができる。１だ、電極材料として
は多結晶シリコンと反応しにぐいこと、良好な’ｔｒｉ
、気的コンタクトがとれることなどの条件を考慮すると
ほぼＡｄ に限定きれる。結局、多結晶シリコン薄膜ト
ランジスタのソース、ドレイン’ｔｈ＜としては、フォ
トエツチングでＡｌ のパターンを形成したものが望
ましいことになる。
しかしながら、このような多結晶シリコン薄膜トランジ
スタを製作したところ、以下の問題があることか分った
。すなわち多結晶シリコン膜上にＡｌを蒸着する場合、
密着性をよくするために基板温度を上げると、Ａ／が多
結晶シリコン中に拡散して表面層がＰ型になる傾向があ
シ、これが基板温度にきわめて敏感であるために動作特
性が一定のものが得に＜＜、またＡ１層をフォトエツチ
ングすることによってソース・ドレイン電極を形成した
あとの多結晶シリコン表面が清浄でないために良好な動
作特性を得にくい。
スタを製作したところ、以下の問題があることか分った
。すなわち多結晶シリコン膜上にＡｌを蒸着する場合、
密着性をよくするために基板温度を上げると、Ａ／が多
結晶シリコン中に拡散して表面層がＰ型になる傾向があ
シ、これが基板温度にきわめて敏感であるために動作特
性が一定のものが得に＜＜、またＡ１層をフォトエツチ
ングすることによってソース・ドレイン電極を形成した
あとの多結晶シリコン表面が清浄でないために良好な動
作特性を得にくい。
これらは、表面を適当な液でエツチングすることによっ
て清浄化できるが、シリコン表面を清浄化しようとする
とＡｌ も溶解してしまうという問題が生じる。
て清浄化できるが、シリコン表面を清浄化しようとする
とＡｌ も溶解してしまうという問題が生じる。
本発明けこのような点に鑑みて考えられたもので、その
目的とするところは、特性の良好な多結晶シリコン薄膜
トランジスタを得るだめの製造方法を提供することにあ
る。以下、本発明の詳細な説明する。
目的とするところは、特性の良好な多結晶シリコン薄膜
トランジスタを得るだめの製造方法を提供することにあ
る。以下、本発明の詳細な説明する。
まず、第４図において、ソース、ドレイン電極４．５を
形成後、その表面をプラズマ酸化する。
形成後、その表面をプラズマ酸化する。
次に、表面を７ツ酸を含んだ液でエツチングする。
この方法によれば、多結晶シリコンの半導体膜２の表面
を低温で酸化できるために望ましくない不純物の侵入を
防止でき、しかもそのとき生成されたシリコンの酸化物
はフッ酸を含んだ液で容易に除去されるため、多結晶シ
リコン表面層に固溶したＡｌを含めて表面が清浄化され
る。また、ソース、ドレイン電極パターンも同時に酸化
されるが、生成されたＡｌ酸化物はフッ酸にきわめて溶
解しにくいために、多結晶シリコン膜の表面のみを選択
的にエツチングできることになる。
を低温で酸化できるために望ましくない不純物の侵入を
防止でき、しかもそのとき生成されたシリコンの酸化物
はフッ酸を含んだ液で容易に除去されるため、多結晶シ
リコン表面層に固溶したＡｌを含めて表面が清浄化され
る。また、ソース、ドレイン電極パターンも同時に酸化
されるが、生成されたＡｌ酸化物はフッ酸にきわめて溶
解しにくいために、多結晶シリコン膜の表面のみを選択
的にエツチングできることになる。
以上のべたように、本発明の製造方法によれば、多結晶
シリコン表面を他に悲影響を及ばずことなく清浄化でき
るために、再現性よく、シかも良好な特性のトランジス
タを製作することができるという優れた効果がある。
シリコン表面を他に悲影響を及ばずことなく清浄化でき
るために、再現性よく、シかも良好な特性のトランジス
タを製作することができるという優れた効果がある。
第１図ないし第３図は従来の多結晶シリコン薄膜トラン
ジスタの断面図、第４図は本発明の製造方法を実施する
多結晶シリコン薄膜トランジスタの断面図である。 １・・・・絶縁体基板、２・・・・半導体膜、３・・・
・絶縁膜、４・・・拳ソース電極、５・・・・ドレイン
電極、６・・拳・ゲート電極。 ７−
ジスタの断面図、第４図は本発明の製造方法を実施する
多結晶シリコン薄膜トランジスタの断面図である。 １・・・・絶縁体基板、２・・・・半導体膜、３・・・
・絶縁膜、４・・・拳ソース電極、５・・・・ドレイン
電極、６・・拳・ゲート電極。 ７−
Claims (1)
- 【特許請求の範囲】 絶縁基板上に形成された多結晶シリコン膜にＡｇ層を形
成し、フォトエツチングによってソース。 ドレイン電極を形成した多結晶シリコン薄膜トランジス
タの製造方法において、前記ソース、ドレイン電極を形
成した後表面をプラズマ酸化し、プラズマ酸化によって
形成されたシリコン酸化物をフッ酸を含んだ液で除去す
ることを特徴とする多結晶シリコン薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120763A JPS5821868A (ja) | 1981-08-03 | 1981-08-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120763A JPS5821868A (ja) | 1981-08-03 | 1981-08-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821868A true JPS5821868A (ja) | 1983-02-08 |
Family
ID=14794385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120763A Pending JPS5821868A (ja) | 1981-08-03 | 1981-08-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821868A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193062A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタ |
| JPH01128572A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| US6566174B1 (en) * | 1997-04-23 | 2003-05-20 | Nec Corporation | Thin-film transistor elements and methods of making same |
-
1981
- 1981-08-03 JP JP56120763A patent/JPS5821868A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193062A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタ |
| JPH01128572A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| US6566174B1 (en) * | 1997-04-23 | 2003-05-20 | Nec Corporation | Thin-film transistor elements and methods of making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| JPH06148685A (ja) | 液晶表示装置 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3002064B2 (ja) | 薄膜トランジスタ | |
| JPH03201538A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09512667A (ja) | 薄膜半導体部品の側面をパッシベーション処理する方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100544115B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| CA1305398C (en) | Method for producing high yield electrical contacts to n _amorphous silicon | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH0284775A (ja) | 縦型薄膜トランジスタの製造方法 | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| JPH0554271B2 (ja) | ||
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04302435A (ja) | 薄膜トランジスタの製造方法 | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| KR950011024B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 |