JPH0283746A - 障害処理機能試験方法 - Google Patents
障害処理機能試験方法Info
- Publication number
- JPH0283746A JPH0283746A JP63237281A JP23728188A JPH0283746A JP H0283746 A JPH0283746 A JP H0283746A JP 63237281 A JP63237281 A JP 63237281A JP 23728188 A JP23728188 A JP 23728188A JP H0283746 A JPH0283746 A JP H0283746A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- fault
- logic
- simulator
- internal signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、障害処理機能試験方法に関し、装置シミュレ
ーションにおいての障害処理機能の試験方法に関する。
ーションにおいての障害処理機能の試験方法に関する。
従来、データ処理システムには、その信頼性を高めるた
めに、各種の障害処理機能（障害発生の報告、障害情報
の収集、リトライ、障害部分の切離し等）のためのハー
ドウェアおよびソフトウェアが備えられている。データ
処理システムの試験に関しては、これらの障害処理機能
を試験する必要があり、そのために、擬似的な障害が発
生される。また、製品開発期間の短縮を図るため、およ
び、論理品質向上のために、論理シミュレーションを実
施することが、大変２重要度を増している。
めに、各種の障害処理機能（障害発生の報告、障害情報
の収集、リトライ、障害部分の切離し等）のためのハー
ドウェアおよびソフトウェアが備えられている。データ
処理システムの試験に関しては、これらの障害処理機能
を試験する必要があり、そのために、擬似的な障害が発
生される。また、製品開発期間の短縮を図るため、およ
び、論理品質向上のために、論理シミュレーションを実
施することが、大変２重要度を増している。
なかでも、システム全体の論理を、システム的に検証す
る手法として、機能検証プログラムを用いるのが効果的
とされている。これは、機能検証プログラムの中で、真
に試験したい部分だけ、通常のゲートレベルのシミュレ
ーションを行い、試験のための補助的な部分は、命令動
作の結果だけを即時に生成する機能レベルのシミュレー
ションを行うものである。したがって、障害処理機能を
シミュレーションで機能検証プログラムを用いて、試験
することが必須であるはずだが、はとんど実施されてい
ない。その理由としては、まず、故障注入手段が確立さ
れていない。障害処理機能が通常の命令処理機能に比べ
て、多岐に渡り、処理が莫大なために、多大のシミュレ
ーション計算機時間がかかる等、が挙げられる。現在は
、擬似プロシジャ方式により、時間の制約は緩和されて
いる。
る手法として、機能検証プログラムを用いるのが効果的
とされている。これは、機能検証プログラムの中で、真
に試験したい部分だけ、通常のゲートレベルのシミュレ
ーションを行い、試験のための補助的な部分は、命令動
作の結果だけを即時に生成する機能レベルのシミュレー
ションを行うものである。したがって、障害処理機能を
シミュレーションで機能検証プログラムを用いて、試験
することが必須であるはずだが、はとんど実施されてい
ない。その理由としては、まず、故障注入手段が確立さ
れていない。障害処理機能が通常の命令処理機能に比べ
て、多岐に渡り、処理が莫大なために、多大のシミュレ
ーション計算機時間がかかる等、が挙げられる。現在は
、擬似プロシジャ方式により、時間の制約は緩和されて
いる。
なお、この種の方法として関連するものには、例えば特
開昭５９−４４８９７１号公報が挙げられる。
開昭５９−４４８９７１号公報が挙げられる。
上記従来技術は、診断命令によって故障注入手続きを行
う実機と、同一な手段を実現することについて配慮され
ておらず、シミュレーション段階において、装置レベル
の障害処理機能の検証ができないため、実機調整におい
て、論理不良が摘出されてもＬ Ｓ Ｉ再製に手間どり
、製品開発日程が狂って、製品信頼性保持が困難となる
。また、装置シミュレーション専用の機能検証プログラ
ム開発は、工数や日程の面で困難なため、実機用との共
用化を図る必要がある。
う実機と、同一な手段を実現することについて配慮され
ておらず、シミュレーション段階において、装置レベル
の障害処理機能の検証ができないため、実機調整におい
て、論理不良が摘出されてもＬ Ｓ Ｉ再製に手間どり
、製品開発日程が狂って、製品信頼性保持が困難となる
。また、装置シミュレーション専用の機能検証プログラ
ム開発は、工数や日程の面で困難なため、実機用との共
用化を図る必要がある。
本発明の目的は、このような従来の問題を解決し、実機
と同一な障害処理機能検証プログラムを装置シミュレー
ションで走行可能とし、論理不良を早期摘出させ、装置
の開発期間の短縮２品質および信頼性向上を図れる障害
処理機能試験方法を提供することにある。
と同一な障害処理機能検証プログラムを装置シミュレー
ションで走行可能とし、論理不良を早期摘出させ、装置
の開発期間の短縮２品質および信頼性向上を図れる障害
処理機能試験方法を提供することにある。
上記目的を達成するため、本発明の障害処理機能試験方
法は、大小様々な論理規模を持つ泪算機システムの試験
方法において、診断命令による故障発生手続きによって
与えられたスキャンデータを、変換テーブルを用いて該
スキャンデータに対応するバイナリ形式内部信号コート
に変換し、該変換された内部信号コードにより擬似障害
を発生させ、障害処理機能の論理シミュレーションを行
うことに特徴がある。
法は、大小様々な論理規模を持つ泪算機システムの試験
方法において、診断命令による故障発生手続きによって
与えられたスキャンデータを、変換テーブルを用いて該
スキャンデータに対応するバイナリ形式内部信号コート
に変換し、該変換された内部信号コードにより擬似障害
を発生させ、障害処理機能の論理シミュレーションを行
うことに特徴がある。
実機において、障害処理機能検証プログラムは、故障注
入手続きとして、診断命令を用いて、対象論理のスキャ
ンアＩ−Ｉノスを明示している。このスキャンアドレス
ては、論理シミュレータ内のどの部位に故障を注入する
か不明である。論理シミュレータは内部信号名を元に故
障注入動作を行う。
入手続きとして、診断命令を用いて、対象論理のスキャ
ンアＩ−Ｉノスを明示している。このスキャンアドレス
ては、論理シミュレータ内のどの部位に故障を注入する
か不明である。論理シミュレータは内部信号名を元に故
障注入動作を行う。
予め、検証プログラム内に、内部信号名を埋め込んでお
けば良いのであるが、実機では使えない上に、論理変更
によって信号名が変わってしまうなど、管理しずらい。
けば良いのであるが、実機では使えない上に、論理変更
によって信号名が変わってしまうなど、管理しずらい。
したがって、診断命令で明示した対象論理のスキャンア
ドレスを、論理シミュレータに渡す前に、内部信号名に
置換しておく必要がある。本発明においては、装置シミ
ュレーションシステム内において、命令インタプリタと
論理シミュレータ間のインタフェースを制御している連
絡ルーチンと呼ばれる機能モジュール内に、スキャンア
ドレスを、論理内部信号名コードに変換するための機能
および変換テーブルを組み込んだことにより、診断命令
による故障注入を実現する。
ドレスを、論理シミュレータに渡す前に、内部信号名に
置換しておく必要がある。本発明においては、装置シミ
ュレーションシステム内において、命令インタプリタと
論理シミュレータ間のインタフェースを制御している連
絡ルーチンと呼ばれる機能モジュール内に、スキャンア
ドレスを、論理内部信号名コードに変換するための機能
および変換テーブルを組み込んだことにより、診断命令
による故障注入を実現する。
診断命令で明示したスキャンアドレスを、連絡ルーチン
内で、内部信号名コードに変換することで、計算機シス
テム内に存在する故障注入部位の全てに対して、検証プ
ログラムより故障注入手続きが可能となる。
内で、内部信号名コードに変換することで、計算機シス
テム内に存在する故障注入部位の全てに対して、検証プ
ログラムより故障注入手続きが可能となる。
以下１本発明の一実施例を、図面により詳細に説明する
。
。
本実施例では、実機と同一な障害処理機能検証プログラ
ムを装置シミュレーションで走行できるように、診断命
令による故障注入手段を実現している。
ムを装置シミュレーションで走行できるように、診断命
令による故障注入手段を実現している。
第１図は、本発明の一実施例を示す装置シミュレーショ
ンシステムの構成図である。
ンシステムの構成図である。
第１図において、１は主記憶の論理をラフ１〜ウエアに
よって実現した擬似主記憶、２は命令インタプリタ、３
はアダプタ、４ば論理シミュレータ、１０は障害処理機
能を試験するための検証プログラム、１１は初期設定部
、］２は故障注入部、１３は被テス１−命令（群）、１
４はマシンチエツク割込処理部、１５は結果判定部、２
１は命令解読を行い診断命令のスキャンアＩ・レスを抽
出する命令Ｍ読処理部、３１−は故障注入用アダプタ、
３２は既存アダプタ、４１は故障注入論理である。
よって実現した擬似主記憶、２は命令インタプリタ、３
はアダプタ、４ば論理シミュレータ、１０は障害処理機
能を試験するための検証プログラム、１１は初期設定部
、］２は故障注入部、１３は被テス１−命令（群）、１
４はマシンチエツク割込処理部、１５は結果判定部、２
１は命令解読を行い診断命令のスキャンアＩ・レスを抽
出する命令Ｍ読処理部、３１−は故障注入用アダプタ、
３２は既存アダプタ、４１は故障注入論理である。
検証プログラム１０は、試験の目的上、必要なデータ定
義を行う初期設定部１１．故障注入の手続きを行う診断
命令（群）の故障注入部１２．擬似障害を検出する被テ
スト命令１３．実行結果データを採集するマシンチエツ
ク割込処理部１４．実行結果の正誤を判定する結果判定
部１５より構成される。
義を行う初期設定部１１．故障注入の手続きを行う診断
命令（群）の故障注入部１２．擬似障害を検出する被テ
スト命令１３．実行結果データを採集するマシンチエツ
ク割込処理部１４．実行結果の正誤を判定する結果判定
部１５より構成される。
命令インタプリタ２は、計算機システムでサポートされ
ている機能動作をプログラムで記述し、動作させること
により、通常の一般命令や診断命令を、機能レベルで実
行する擬似プロシジャである。故障注入用の診断命令は
特権命令であり、命令解読処理部２１で命令解読が行わ
れ、スキャンアドレスが抽出される。
ている機能動作をプログラムで記述し、動作させること
により、通常の一般命令や診断命令を、機能レベルで実
行する擬似プロシジャである。故障注入用の診断命令は
特権命令であり、命令解読処理部２１で命令解読が行わ
れ、スキャンアドレスが抽出される。
アダプタ３は、通常の命令動作による命令インタプリタ
２と論理シミュレータ４との連結を行う既存アダプタ３
２と、故障注入データを論理シミュレータ４に渡す故障
注入用アダプタ３１から構成される。また、論理シミュ
レータ４は、計算機システムの論理的な（ゲーＩ・レベ
ル）機能をプログラムで構成されている。以下、本実施
例の動作を説明する。
２と論理シミュレータ４との連結を行う既存アダプタ３
２と、故障注入データを論理シミュレータ４に渡す故障
注入用アダプタ３１から構成される。また、論理シミュ
レータ４は、計算機システムの論理的な（ゲーＩ・レベ
ル）機能をプログラムで構成されている。以下、本実施
例の動作を説明する。
実行に先たち検証プログラム１０は、前もって擬似主記
憶１へ格納されているとする。論理シミュレータ４から
、既存アダプタ３２を経由して、命令インタプリタ２が
呼び出される。すると、命令インタプリタ２は、検証プ
ログラム１０から命令単位に読出す。読出した命令の中
に、故障注入用の診断命令が検出された場合は、命令解
読処理部２１に、命令およびオペランドが格納される。
憶１へ格納されているとする。論理シミュレータ４から
、既存アダプタ３２を経由して、命令インタプリタ２が
呼び出される。すると、命令インタプリタ２は、検証プ
ログラム１０から命令単位に読出す。読出した命令の中
に、故障注入用の診断命令が検出された場合は、命令解
読処理部２１に、命令およびオペランドが格納される。
この命令解読処理部２１で、対象論理のスキャンアドレ
スを抽出する。その後、命令インタプリタ２からアダプ
タ３を経由して（抽出されたスキャンアドレスは、故障
注入用アダプタ３１で対応する内部信号名に変換（後述
第２図参照）される）、ゲートレベルの論理シミュレー
タ４に移行する。
スを抽出する。その後、命令インタプリタ２からアダプ
タ３を経由して（抽出されたスキャンアドレスは、故障
注入用アダプタ３１で対応する内部信号名に変換（後述
第２図参照）される）、ゲートレベルの論理シミュレー
タ４に移行する。
論理シミュレータ４は、内部信号名を故障注入論理４１
に渡す。故障注入論理４１は、指定された信号名を破壊
する。以上の動作により故障注入が完了する。
に渡す。故障注入論理４１は、指定された信号名を破壊
する。以上の動作により故障注入が完了する。
一
次に、検証プログラム１０の被テスト命令１３が命令イ
ンタプリタ２によって読み出されると、そのまま、アダ
プタ３を経由して、論理シミュレータ４で実行される。
ンタプリタ２によって読み出されると、そのまま、アダ
プタ３を経由して、論理シミュレータ４で実行される。
ここで、予め故障注入しておいた論理と、被テスト命令
１３で参照される論理は、同一である。したがって、こ
の時点で擬似障害が発生する。擬似障害が発生した後は
、論理シミュレータ４内で実現している障害処理機能が
作動して、マシンチエツク割込みが発生する。マシンチ
エツク割込みが発生すると、マシンチエツク割込み格納
情報が固定領域に格納される。以上の動作が完了し、命
令実行動作に戻った時点で、論理シミュレータ４のゲー
トレベルから、アダプタ３を経由して、機械語レベルの
命令インタプリタ２に戻る。そして、検証プログラム１
０の持つマシンチエツク割込処理部１４でマシンチエツ
ク割込処理を実行し、良否の判定能力を持った結果判定
部１５で不良と判定した場合、エラー報告を。
１３で参照される論理は、同一である。したがって、こ
の時点で擬似障害が発生する。擬似障害が発生した後は
、論理シミュレータ４内で実現している障害処理機能が
作動して、マシンチエツク割込みが発生する。マシンチ
エツク割込みが発生すると、マシンチエツク割込み格納
情報が固定領域に格納される。以上の動作が完了し、命
令実行動作に戻った時点で、論理シミュレータ４のゲー
トレベルから、アダプタ３を経由して、機械語レベルの
命令インタプリタ２に戻る。そして、検証プログラム１
０の持つマシンチエツク割込処理部１４でマシンチエツ
ク割込処理を実行し、良否の判定能力を持った結果判定
部１５で不良と判定した場合、エラー報告を。
順次、命令インタプリタ２が行う。
第２図は、故障注入用アダプタ３１の処理概要を示した
図である。
図である。
命令インタプリタ２より渡されたスキャンアドレスを、
スキャンアドレススタッカ１０１に格納する。格納され
たことを検知した変換制御部１０２は、変換テーブル１
０３を参照して、該当するスキャンアドレスと対応する
内部信号を抜き出し、信号名スタッカ１０４に格納する
。その後、内部信号名コードとして、論理シミュレータ
４に渡す。
スキャンアドレススタッカ１０１に格納する。格納され
たことを検知した変換制御部１０２は、変換テーブル１
０３を参照して、該当するスキャンアドレスと対応する
内部信号を抜き出し、信号名スタッカ１０４に格納する
。その後、内部信号名コードとして、論理シミュレータ
４に渡す。
このように、本実施例においては、障害処理機能検証を
機能検証プログラムを使って、装置シミュレーション環
境下で実行することが可能となる。
機能検証プログラムを使って、装置シミュレーション環
境下で実行することが可能となる。
また、本実施例は、故障注入方法や内部信号名が、他の
計算機システムに移植した場合に、変わっても、変換テ
ーブルの内容を、システム単位に持っていれば、あらゆ
る計算機システム構成の如何にかかわらず、容易に適用
可能である。
計算機システムに移植した場合に、変わっても、変換テ
ーブルの内容を、システム単位に持っていれば、あらゆ
る計算機システム構成の如何にかかわらず、容易に適用
可能である。
以上説明したように、本発明によれば、実機と同一な障
害処理機能検証プログラムを装置シミュレーションで走
行可能となるので、論理不良を早期に摘出でき、装置の
開発期間の短縮２品質および信頼性向上を図れる。
害処理機能検証プログラムを装置シミュレーションで走
行可能となるので、論理不良を早期に摘出でき、装置の
開発期間の短縮２品質および信頼性向上を図れる。
第１図は本発明の一実施例を示す障害処理機能試験方法
を説明するための装置シミュレーションシステムの構成
図、第２図は第１図における故障注入アダプタのデータ
の流れを示す図である。 １：擬似主記憶、２：命令インタプリタ、３：アダプタ
、４：論理シミュレータ、１０：検証プログラム、］１
：初期設定部、１２：故障注入部、］、３：被テス］・
命令（群）、１４：マシンチェック割込み処理部、１５
：結果判定部、２１． ： Ｄ 工ＡＧ解読およびスキ
ャンアドレス抽出部、３１：故障注入用アダプタ、３２
：既存アダプタ、４１：故障注入論理、１０１ニスキヤ
ンアドレススタツカ、１０２：変換制御部、］０３：変
換テーブル、１０４：信号名スタッカ。 特許出願人 株式会社 日立製作所（ばか２名）代理人
弁理士Ｒ杓雅俊・−、ｒ；’Ｊ。
を説明するための装置シミュレーションシステムの構成
図、第２図は第１図における故障注入アダプタのデータ
の流れを示す図である。 １：擬似主記憶、２：命令インタプリタ、３：アダプタ
、４：論理シミュレータ、１０：検証プログラム、］１
：初期設定部、１２：故障注入部、］、３：被テス］・
命令（群）、１４：マシンチェック割込み処理部、１５
：結果判定部、２１． ： Ｄ 工ＡＧ解読およびスキ
ャンアドレス抽出部、３１：故障注入用アダプタ、３２
：既存アダプタ、４１：故障注入論理、１０１ニスキヤ
ンアドレススタツカ、１０２：変換制御部、］０３：変
換テーブル、１０４：信号名スタッカ。 特許出願人 株式会社 日立製作所（ばか２名）代理人
弁理士Ｒ杓雅俊・−、ｒ；’Ｊ。
Claims (1)
- １、大小様々な論理規模を持つ計算機システムの試験方
法において、診断命令による故障発生手続きによって与
えられたスキャンデータを、変換テーブルを用いて該ス
キャンデータに対応するバイナリ形式内部信号コードに
変換し、該変換された内部信号コードにより擬似障害を
発生させ、障害処理機能の論理シミュレーションを行う
ことを特徴とする障害処理機能試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237281A JP2679153B2 (ja) | 1988-09-21 | 1988-09-21 | 障害処理機能試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237281A JP2679153B2 (ja) | 1988-09-21 | 1988-09-21 | 障害処理機能試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0283746A true JPH0283746A (ja) | 1990-03-23 |
| JP2679153B2 JP2679153B2 (ja) | 1997-11-19 |
Family
ID=17013065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237281A Expired - Fee Related JP2679153B2 (ja) | 1988-09-21 | 1988-09-21 | 障害処理機能試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679153B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930153A (ja) * | 1982-08-10 | 1984-02-17 | Fujitsu Ltd | 擬似障害設定処理方式 |
| JPS63140969A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 試験容易化方式 |
-
1988
- 1988-09-21 JP JP63237281A patent/JP2679153B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930153A (ja) * | 1982-08-10 | 1984-02-17 | Fujitsu Ltd | 擬似障害設定処理方式 |
| JPS63140969A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 試験容易化方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2679153B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6173440B1 (en) | Method and apparatus for debugging, verifying and validating computer software | |
| JPH01267742A (ja) | 故障診断方式 | |
| US5712972A (en) | Identification of faults in data paths and functional units of a central processing unit by a systematic execution of test instructions | |
| US6691078B1 (en) | Target design model behavior explorer | |
| CN116048887A (zh) | 一种芯片验证方法及装置、系统、电子设备、存储介质 | |
| US6047387A (en) | Simulation system for testing and displaying integrated circuit's data transmission function of peripheral device | |
| CN116107794B (zh) | 一种舰船软件故障自动诊断方法、系统及存储介质 | |
| US7743351B2 (en) | Checking the robustness of a model of a physical system | |
| Barbosa et al. | Verification and validation of (real time) COTS products using fault injection techniques | |
| US6934656B2 (en) | Auto-linking of function logic state with testcase regression list | |
| JP4957521B2 (ja) | ソフトウェア部分テストシステム、それに用いる方法およびプログラム | |
| JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
| JPH0283746A (ja) | 障害処理機能試験方法 | |
| JP3428313B2 (ja) | 大規模集積回路装置の故障シミュレーション方法及び故障解析方法 | |
| JP2523692B2 (ja) | 電子計算機調整不良解析支援システム | |
| Giordano et al. | Re-engineering the test development process | |
| JPS6250858B2 (ja) | ||
| CN121681326A (zh) | 一种基于指令注入的处理器体系结构状态提取方法 | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| JPH02244343A (ja) | プログラムのデバッグ方式 | |
| Goetz | Computer aided diagnostic design for electronic switching systems | |
| JPS63247842A (ja) | 試験プログラム評価方式 | |
| Reilly et al. | An implementation of microdiagnostics on the ECLIPSE® MV/8000 | |
| JPH0713655B2 (ja) | 集積回路のテスト方法 | |
| JPH11295393A (ja) | 半導体試験用プログラムのデバッグ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |