JPH02838U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の信号出力回路を示す回路図、
第２図及び第３図は第１図の各部波形を示すタイ
ミングチヤートである。 ８…センスアンプ、１８…制御回路、１９，２
０…Ｎ―ＭＯＳ、２１，２２…Ｐ―ＭＯＳ、２３
…共通バス。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) ビツト線対の間に生ずる電位差を駆動信号
   に基いて増幅し、増幅した増幅信号を出力するセ
   ンスアンプと、アース及び電源間に直列接続され
   た第１、第２、第３、及び第４のＭＯＳ―ＦＥＴ
   と、前記第２及び第３のＭＯＳ―ＦＥＴの接続点
   に接続された共通バスと、前記増幅信号に基いて
   、前記第１のＭＯＳ―ＦＥＴを駆動する第１の制
   御信号、前記第１のＭＯＳ―ＦＥＴの駆動期間を
   含む長い駆動期間で前記第２のＭＯＳ―ＦＥＴを
   駆動する第２の制御信号、前記第４のＭＯＳ―Ｆ
   ＥＴを駆動する第４の制御信号、及び前記第４の
   ＭＯＳ―ＦＥＴの駆動期間を含む長い駆動期間で
   前記第３のＭＯＳ―ＦＥＴを駆動する第３の制御
   信号を出力する制御回路とを設けたことを特徴と
   する信号出力回路。 (2) 前記センスアンプから出力される増幅信号
   は一対の増幅信号であり、前記一対の増幅信号が
   前記制御回路に入力することを特徴とする請求項
   (1)記載の信号出力回路。 (3) 前記制御回路は複数の論理回路で構成され
   ることを特徴とする請求項(1)記載の信号出力回
   路。 (4) 前記制御回路は、前記一対の増幅信号の一
   方の変化又は他方の変化に応じて前記第１及び第
   ４の制御信号を出力する第１の論理回路と、前記
   一対の増幅信号の一方の変化に応じて前記第２の
   制御信号を出力する第２の論理回路と、前記一対
   の増幅信号の他方の変化に応じて前記第３の制御
   信号を出力する第３の論理回路より構成されるこ
   とを特徴とする請求項(2)記載の信号出力回路。