JPH0283963A - 有機無機複合多層基板およびその製造方法 - Google Patents
有機無機複合多層基板およびその製造方法Info
- Publication number
- JPH0283963A JPH0283963A JP63235006A JP23500688A JPH0283963A JP H0283963 A JPH0283963 A JP H0283963A JP 63235006 A JP63235006 A JP 63235006A JP 23500688 A JP23500688 A JP 23500688A JP H0283963 A JPH0283963 A JP H0283963A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- substrate
- chip
- multilayer substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、超大型、超高速コンピュータのCPLI(中
央演算機構)の最も重要な役割を果たすLSI搭載用モ
ジュール基板に好適な、高速性に優れ、チップ、もしく
は、チップキャリアを搭載するためのりペア可能な使い
勝手性に優れた低誘電率の有機無機複合多層基板に関す
る。
央演算機構)の最も重要な役割を果たすLSI搭載用モ
ジュール基板に好適な、高速性に優れ、チップ、もしく
は、チップキャリアを搭載するためのりペア可能な使い
勝手性に優れた低誘電率の有機無機複合多層基板に関す
る。
コンピュータの大容量化5高速化のためには。
多端子高密度化に有利なフリップチップ実装方式で、有
機多層基板に搭載することが、理想的とされている。従
来、有機基板にフリップチップを搭載した例として、文
献(IEEE Tr、Comp、and Vo Q 。
機多層基板に搭載することが、理想的とされている。従
来、有機基板にフリップチップを搭載した例として、文
献(IEEE Tr、Comp、and Vo Q 。
CHMT−2,N(11,1979−3)に示されるよ
うに、アラミド繊維入りポリイミド基板(エポキシ基板
)がある。アラミド繊維入りポリイミド基板(エポキシ
基板)の熱膨張係数は6〜8X10−”7℃、誘電率(
ε)は3.5であり、テフロン系有機基板(ε=2〜2
.5)に比べ、高速性(遅延時間はGに比例)で劣るこ
とと、熱膨張係数がkQxos基板並みであるので、1
oIll1口の大型チップの場合、熱サイクル疲労の信
頼性の面で搭載不可能である(4〜5m口が搭載限界)
、また、熱膨張係数が3〜4 x 10−”7℃の低熱
膨張セラミックス基板を用いてチップキャリア化しても
(特公昭57−19578号公報)有機基板とチップキ
ャリア間の熱膨張差のため、10in口の大型チップの
場合、搭載不可能であるに のため、有機多層基板の代わりに、信頼性、使い勝手性
に優れたセラミックス多層基板が使用されている(例え
ば特開昭57−18350号公報)。
うに、アラミド繊維入りポリイミド基板(エポキシ基板
)がある。アラミド繊維入りポリイミド基板(エポキシ
基板)の熱膨張係数は6〜8X10−”7℃、誘電率(
ε)は3.5であり、テフロン系有機基板(ε=2〜2
.5)に比べ、高速性(遅延時間はGに比例)で劣るこ
とと、熱膨張係数がkQxos基板並みであるので、1
oIll1口の大型チップの場合、熱サイクル疲労の信
頼性の面で搭載不可能である(4〜5m口が搭載限界)
、また、熱膨張係数が3〜4 x 10−”7℃の低熱
膨張セラミックス基板を用いてチップキャリア化しても
(特公昭57−19578号公報)有機基板とチップキ
ャリア間の熱膨張差のため、10in口の大型チップの
場合、搭載不可能であるに のため、有機多層基板の代わりに、信頼性、使い勝手性
に優れたセラミックス多層基板が使用されている(例え
ば特開昭57−18350号公報)。
しかし、セラミックス多層基板は低熱膨張化は可能だが
、誘電率が有機多層基板に比べて劣る(低誘電率材でE
は5)ため、高速性で劣っている。
、誘電率が有機多層基板に比べて劣る(低誘電率材でE
は5)ため、高速性で劣っている。
そこで大型チップの低誘電率基板上の高信頼塔載を考慮
し、樹脂構造を検討した。これまで米国特許41908
55 (1976−8) 示されるように(第2図(
、))、ガラス基板等1・1にS1チツプ10を搭載し
、チップと基板間に樹脂をいれる構造は提案されている
。この種の一体化構造は、いずれも、基板上に直接素子
を搭載するものであり、チップの補修を考慮していない
、また、チップの補修を考慮した場合にはチップキャリ
アをはんだ付けする構造が提案されている。
し、樹脂構造を検討した。これまで米国特許41908
55 (1976−8) 示されるように(第2図(
、))、ガラス基板等1・1にS1チツプ10を搭載し
、チップと基板間に樹脂をいれる構造は提案されている
。この種の一体化構造は、いずれも、基板上に直接素子
を搭載するものであり、チップの補修を考慮していない
、また、チップの補修を考慮した場合にはチップキャリ
アをはんだ付けする構造が提案されている。
本発明の目的は低誘電率の有機多層基板に大型チップ(
10m口)をフリップチップ方式で高信頼で搭載するこ
とにある。大容量、高速計算用のLSI搭載モジュール
基板として要求される機能は以下の通りであり、有機多
層基板では要求仕様を満たせない。
10m口)をフリップチップ方式で高信頼で搭載するこ
とにある。大容量、高速計算用のLSI搭載モジュール
基板として要求される機能は以下の通りであり、有機多
層基板では要求仕様を満たせない。
■)熱膨張係数が3〜4 X l O−6/’C以下2
)耐リペア性(メタライズに対する耐熱性)3)高密度
多端子ピッチ化(250μInピツチ)4)インピーダ
ンスマツチング用の薄膜抵抗層の形成 1課題を解決するための手段〕 上記目的を達成するため有機多層基板上のチップ、もし
くは、チップキャリア搭載域に低誘電率。
)耐リペア性(メタライズに対する耐熱性)3)高密度
多端子ピッチ化(250μInピツチ)4)インピーダ
ンスマツチング用の薄膜抵抗層の形成 1課題を解決するための手段〕 上記目的を達成するため有機多層基板上のチップ、もし
くは、チップキャリア搭載域に低誘電率。
低膨張のセラミックス基板をはんだ付けし、特定の樹脂
で充填接着し、有機多層基板と一体化することにより、
1)〜4)の要求仕様を満たすことができる。これによ
り、有機無機複合多層基板−ヒのチップ、もしくは、チ
ップキャリア塔載域における熱膨張係数は3〜4 X
10−6/”C以下で、耐リペア性に優れ、250μm
ピッチの高密度化と表面に薄膜抵抗層の形成を可能にし
た。有機多層基板(8X 10−8/’C)上に低膨張
のセラミックス基板(3,5X l O−B/’C)を
複合した基板は充填樹脂の熱膨張係数を15 x 10
−’/℃とすることにより耐温度サイクル性を大幅に向
上させた。
で充填接着し、有機多層基板と一体化することにより、
1)〜4)の要求仕様を満たすことができる。これによ
り、有機無機複合多層基板−ヒのチップ、もしくは、チ
ップキャリア塔載域における熱膨張係数は3〜4 X
10−6/”C以下で、耐リペア性に優れ、250μm
ピッチの高密度化と表面に薄膜抵抗層の形成を可能にし
た。有機多層基板(8X 10−8/’C)上に低膨張
のセラミックス基板(3,5X l O−B/’C)を
複合した基板は充填樹脂の熱膨張係数を15 x 10
−’/℃とすることにより耐温度サイクル性を大幅に向
上させた。
耐温度サイクル性を大幅に向丘させた理由は。
以ドである。
1)塔載するセラミックス基板を分離独立させた海鳥構
造にして樹脂とセラミックス基板間に発生する応力、及
び、有機多層基板の反りをおさえたこと。
造にして樹脂とセラミックス基板間に発生する応力、及
び、有機多層基板の反りをおさえたこと。
2)充填樹脂の熱膨張係数をはんだと有機多層基板との
中間の約15 x 1.0−’/’Cとすることにより
、特に、セラミックス基板側のはんだにかかる応力集中
を緩和し、歪の最小化を可能にしたこと。
中間の約15 x 1.0−’/’Cとすることにより
、特に、セラミックス基板側のはんだにかかる応力集中
を緩和し、歪の最小化を可能にしたこと。
3)耐熱樹脂(Tg:180℃)の開発により高温時の
接着強度の低下を極力おさえたこと。
接着強度の低下を極力おさえたこと。
4)高温経時劣化が少ない樹脂を開発したこと、5)流
動性に優れた無溶剤型樹脂による完全に近い充填構造の
実現、 6)応力のかかる側が強固なメタライズである二と 高速計算を可能にした理由は、以ドである。
動性に優れた無溶剤型樹脂による完全に近い充填構造の
実現、 6)応力のかかる側が強固なメタライズである二と 高速計算を可能にした理由は、以ドである。
1)低誘電率の有機系多層基板へのチップ直接搭載を可
能にした 2)チップから多WJ基板間までの配線長を短くした構
造であること 3)セラミックス基板を一体化させることにより抵抗、
コンデンサ等を内蔵させることが可能な構造としたこと 使い勝手性にした理由は、以下である。
能にした 2)チップから多WJ基板間までの配線長を短くした構
造であること 3)セラミックス基板を一体化させることにより抵抗、
コンデンサ等を内蔵させることが可能な構造としたこと 使い勝手性にした理由は、以下である。
1)耐リペア構造(接合部にセラミックス基板を使用)
2)セラミックス基板上のフリップチップ実装方式の実
績がある。
績がある。
3)温度階層を設けたはんだ材の選定により、樹脂との
共存が可能。
共存が可能。
大型コンピュータは大容量化、高速化を指向している。
このため、CPUを搭載する実装系として、1)多層基
板材料の低誘電率化、2)配線長を短くする高密度実装
が特に要求されている。そこで、本発明は理想に近い材
料で、高信頼化構造とした実装法を提案した。
板材料の低誘電率化、2)配線長を短くする高密度実装
が特に要求されている。そこで、本発明は理想に近い材
料で、高信頼化構造とした実装法を提案した。
第1図は本発明の断面図を示す、低誘電率材として最適
な多層基板は誘電率が1の空気で構成するのが理想的で
あるが、信頼性(機械的、電気的)で問題があるので、
誘電率2〜2,5のテフロン系(弗素系)有機多層基板
2が理想とされている。
な多層基板は誘電率が1の空気で構成するのが理想的で
あるが、信頼性(機械的、電気的)で問題があるので、
誘電率2〜2,5のテフロン系(弗素系)有機多層基板
2が理想とされている。
テフロン材料自体は熱膨張係数も高く、材料との密着性
等に課題がある。チップを搭載するには多層基板は低膨
張化と強度向上のため、横方向(x。
等に課題がある。チップを搭載するには多層基板は低膨
張化と強度向上のため、横方向(x。
y)の熱膨張係数をできる限り下げる必要がある。
通常プロセスで作ると、低誘電率、低膨張率のクォーツ
繊維(もしくは有機系のアラミド繊維)を入れて、銅入
りの多層板としても8〜10 X IF’/℃の熱膨張
係数となり、10nnOチツプを高信頼で搭載できるレ
ベルから程遠い。有機多層基板2では絶縁層を薄くした
い要求と、多層化により銅配線層が増えることから、低
膨張繊維を増やしても低熱膨張化に限界があり、セラミ
ックス基板のように低熱膨張化にはならない。
繊維(もしくは有機系のアラミド繊維)を入れて、銅入
りの多層板としても8〜10 X IF’/℃の熱膨張
係数となり、10nnOチツプを高信頼で搭載できるレ
ベルから程遠い。有機多層基板2では絶縁層を薄くした
い要求と、多層化により銅配線層が増えることから、低
膨張繊維を増やしても低熱膨張化に限界があり、セラミ
ックス基板のように低熱膨張化にはならない。
密着力が重要視される表面層は傾斜的に密着性のある材
料系に置換することで解決される。この他、誘電率でテ
フロン系に劣るが、イソメラミン系(誘電率3〜3.5
)多層基板は密着性、耐熱性。
料系に置換することで解決される。この他、誘電率でテ
フロン系に劣るが、イソメラミン系(誘電率3〜3.5
)多層基板は密着性、耐熱性。
使い勝手性の点ではテフロンよりは優れている。
多層になるほど一括積層方式で作る有機多層基板方式2
が適してくる。
が適してくる。
この有機多層基板2のスルーホールは、一般に、ドリル
で形成される。大容量化と高速化の要求から、多層基板
は益々多層化し、厚くなり、かつスルーホール穴径、及
び、ピッチは限界を求めている。多層基板が7しではピ
ッチ間に配線層を二層設ける場合、技術的に0.45m
mピッチ、0.3m穴が限界とされている。
で形成される。大容量化と高速化の要求から、多層基板
は益々多層化し、厚くなり、かつスルーホール穴径、及
び、ピッチは限界を求めている。多層基板が7しではピ
ッチ間に配線層を二層設ける場合、技術的に0.45m
mピッチ、0.3m穴が限界とされている。
他方、CPU用の素子はSiチップのフリップチップの
面実装で、0.25〜0.30mmのピッチは十分可能
である。しかし、有機多層基板上に0.25〜0.30
mのピッチの微細パターンの端子を作るには、表面にポ
リイミド系のホトレジストを使って整合層を設けるのが
一般的であるが、ポリイミドのエツチング等による基板
の耐熱性に課題がある。そこで、本発明は、図に示すよ
うに、有機多層基板上のチップ、もしくは、チップキャ
リア塔載域の端子上に、チップ、もしくは、チップキャ
リアより大きめの低誘電率のセラミックス基板を搭載し
、両基板の端子同士をはんだ付け。
面実装で、0.25〜0.30mmのピッチは十分可能
である。しかし、有機多層基板上に0.25〜0.30
mのピッチの微細パターンの端子を作るには、表面にポ
リイミド系のホトレジストを使って整合層を設けるのが
一般的であるが、ポリイミドのエツチング等による基板
の耐熱性に課題がある。そこで、本発明は、図に示すよ
うに、有機多層基板上のチップ、もしくは、チップキャ
リア塔載域の端子上に、チップ、もしくは、チップキャ
リアより大きめの低誘電率のセラミックス基板を搭載し
、両基板の端子同士をはんだ付け。
もしくは、熱圧着で接合した構造を考案した6セラミツ
クス基板の有機多層基板側は0.4Sn+mピッチで、
セラミックス基板のチップ、もしくは。
クス基板の有機多層基板側は0.4Sn+mピッチで、
セラミックス基板のチップ、もしくは。
チップキャリア搭載側は0.25鴫のピッチとなるよう
な整合層をセラミックス基板内に設けた。
な整合層をセラミックス基板内に設けた。
これらは量産技術として可能なレベルである。有機多層
基板2上にチップもしくはチップキャリアを接合する方
法は、セラミックス基板にチップをフリップチップ接合
するのと同じである。セラミックス基板の材料はセラミ
ックス系としては、最も低誘電率のガラスセラミックス
1系で、熱膨張係数は3.5XIO−8/℃t’1OR
IO(7JS iチップを裸で搭載しても信頼性試験目
標をクリヤできるものとした。
基板2上にチップもしくはチップキャリアを接合する方
法は、セラミックス基板にチップをフリップチップ接合
するのと同じである。セラミックス基板の材料はセラミ
ックス系としては、最も低誘電率のガラスセラミックス
1系で、熱膨張係数は3.5XIO−8/℃t’1OR
IO(7JS iチップを裸で搭載しても信頼性試験目
標をクリヤできるものとした。
セラミックス基板の寸法は、基板周辺に補修布線、隣接
セラミックス基板への布線等が可能な15m口とした。
セラミックス基板への布線等が可能な15m口とした。
セラミックス基板の厚みは1)有機多層基板の熱膨張係
数8〜10x10−a/℃の影響がでない程度に曲げ剛
性、伸び剛性をもつこと。
数8〜10x10−a/℃の影響がでない程度に曲げ剛
性、伸び剛性をもつこと。
2)配線長を短くすこと等を考慮し、0.6〜o0gm
とした。有機多層基板2上にセラミックス基板を単に島
状にはんだで接合しても、信頼性が低いことはこれまで
のデータから容易に予測できる。
とした。有機多層基板2上にセラミックス基板を単に島
状にはんだで接合しても、信頼性が低いことはこれまで
のデータから容易に予測できる。
例えば、15+n++口のガラスセラミックス(熱膨張
係数は3,5 X 10−67℃)を有機多層基板2(
熱膨張係数8〜10 X I O−8/’C)にフリッ
プチップ接合した寿命は、−55〜150”C,1すイ
クル/hで約二百サイクルレベルであり、目標とする一
千サイクルには程遠い。
係数は3,5 X 10−67℃)を有機多層基板2(
熱膨張係数8〜10 X I O−8/’C)にフリッ
プチップ接合した寿命は、−55〜150”C,1すイ
クル/hで約二百サイクルレベルであり、目標とする一
千サイクルには程遠い。
そこで、寿命向上のため、はんだより低い熱膨張係数を
もち、かつ、ヤング率が1700kgf/mm2の樹脂
を両法板間に充填することにより、はんだにかかる応力
集中を緩和し、かつ、はんだにかかる歪を小さくするこ
とにより、千五百サイクル以上の低誘電率の有機無機複
合多層基板を可能にした。
もち、かつ、ヤング率が1700kgf/mm2の樹脂
を両法板間に充填することにより、はんだにかかる応力
集中を緩和し、かつ、はんだにかかる歪を小さくするこ
とにより、千五百サイクル以上の低誘電率の有機無機複
合多層基板を可能にした。
アルミナ基板、ガラス基板上にSiチップを搭載し、樹
脂を充填して補強する効果は特開昭60−63951号
公報に開示しである。この公報では構造に適した樹脂は
石英フィラを入れ熱膨張係数をはんだに合わせ、かつ、
ゴム粒子を入れることがポイントであるとされている。
脂を充填して補強する効果は特開昭60−63951号
公報に開示しである。この公報では構造に適した樹脂は
石英フィラを入れ熱膨張係数をはんだに合わせ、かつ、
ゴム粒子を入れることがポイントであるとされている。
本発明はSiチップでは無く、裏面に端子を設けたガラ
スセラミックス基板で、アルミナ基板、ガラス基板の代
わりに低ヤング率の有機多層基板である。有限要素法に
よる解析によると、有機多層基板のヤング率が低いため
、Siチップ搭載基板例と異なり、ヤング率が高く、低
熱膨張係数のガラスセラミックス基板側で、特に、応力
集中が起こっていることが分かった。そこで樹脂の熱膨
張係数をはんだより小さく、有機多層基板より大きくす
ることが寿命向上に重要であることを見出した。はんだ
にかかる歪を小さくするメカニズムは複雑で、ガラスセ
ラミックス基板1、はんだ、樹脂、有機多層基板2の四
種類の材料物性値(熱膨張係数、ヤング率)の組合せで
決まることが分かった。この系でガラスセラミックス基
板とはんだとの界面近傍のはんだの応力集中を緩和する
ことが高信頼性を確保するポイントである。
スセラミックス基板で、アルミナ基板、ガラス基板の代
わりに低ヤング率の有機多層基板である。有限要素法に
よる解析によると、有機多層基板のヤング率が低いため
、Siチップ搭載基板例と異なり、ヤング率が高く、低
熱膨張係数のガラスセラミックス基板側で、特に、応力
集中が起こっていることが分かった。そこで樹脂の熱膨
張係数をはんだより小さく、有機多層基板より大きくす
ることが寿命向上に重要であることを見出した。はんだ
にかかる歪を小さくするメカニズムは複雑で、ガラスセ
ラミックス基板1、はんだ、樹脂、有機多層基板2の四
種類の材料物性値(熱膨張係数、ヤング率)の組合せで
決まることが分かった。この系でガラスセラミックス基
板とはんだとの界面近傍のはんだの応力集中を緩和する
ことが高信頼性を確保するポイントである。
この解決策として、1)、樹脂の熱膨張係数を15X1
0″″”/”C(はんだと有機多層基板との中間)とす
る、2)低熱膨張係数のはんだの使用等が効果があるこ
とが分かった。ガラスセラミックス基板のメタライズは
高温で焼く厚膜プロセスのため、Siチップの薄膜メタ
ライズと異なり強固であることから、メタライズに対す
る応力の影響を考慮する必要は無い。従って、ガラスセ
ラミックス基板とはんだとの界面近傍のはんだの熱疲労
を考慮することがポイントになる。
0″″”/”C(はんだと有機多層基板との中間)とす
る、2)低熱膨張係数のはんだの使用等が効果があるこ
とが分かった。ガラスセラミックス基板のメタライズは
高温で焼く厚膜プロセスのため、Siチップの薄膜メタ
ライズと異なり強固であることから、メタライズに対す
る応力の影響を考慮する必要は無い。従って、ガラスセ
ラミックス基板とはんだとの界面近傍のはんだの熱疲労
を考慮することがポイントになる。
次に、有効要素法解析及び実験から得られた各種構成材
料物性の必要条件を求めた。
料物性の必要条件を求めた。
低誘電率有機多層基板の熱膨張係数をαp、有機多層基
板上のセラミックス基板の熱膨張係数をαc1.樹脂・
の熱膨張係数をαr、樹脂のヤング率をEr、チップ、
もしくは、チップキャリアの熱膨張係数をαc2.とじ
たとき、 αcl=αcz・・・・・・■(はぼ同等の熱膨張係数
をもつ材料) a p −a cz< 7 X 10−’/’C−■C
@脂の作用でクリヤできる範囲、解析と実験で確認済) 5 X 10−’/ ℃<a r<30 X 10−’
/”C・・・■(樹脂の熱膨張係数はヤング率でカバー
できる範囲。エポキシ系樹脂で低膨張化は困難であるが
、ポリイミド系樹脂で低膨張化は可能である。但し。
板上のセラミックス基板の熱膨張係数をαc1.樹脂・
の熱膨張係数をαr、樹脂のヤング率をEr、チップ、
もしくは、チップキャリアの熱膨張係数をαc2.とじ
たとき、 αcl=αcz・・・・・・■(はぼ同等の熱膨張係数
をもつ材料) a p −a cz< 7 X 10−’/’C−■C
@脂の作用でクリヤできる範囲、解析と実験で確認済) 5 X 10−’/ ℃<a r<30 X 10−’
/”C・・・■(樹脂の熱膨張係数はヤング率でカバー
できる範囲。エポキシ系樹脂で低膨張化は困難であるが
、ポリイミド系樹脂で低膨張化は可能である。但し。
はんだと樹脂との熱膨張差をつけることは、その界面で
大きな歪が発生するので問題となる。)樹脂の熱膨張係
数とヤング率との積の適正領域を調べた6樹脂のヤング
率は200〜2000kg f / nn”の範囲であ
る。
大きな歪が発生するので問題となる。)樹脂の熱膨張係
数とヤング率との積の適正領域を調べた6樹脂のヤング
率は200〜2000kg f / nn”の範囲であ
る。
(ヤング率・熱膨張係数]
1) 200(小)・30X10−6吠)=0.00
6・・・・・・樹脂の影響カニ小 判定: X2)
200(小)・5XIO−6(小)=O,OO1・・・
・・・樹脂の影響カニ小 判定: X3) 800(
中)・25X10−6(中)=0.02
判定二 04) 2000(大)・5X1
.0−B(zh)=0.01
判定: 05) 1700(、*)・15X10−6
(中)=0.025 判定二 〇
上記結果により、(動式を得た。
6・・・・・・樹脂の影響カニ小 判定: X2)
200(小)・5XIO−6(小)=O,OO1・・・
・・・樹脂の影響カニ小 判定: X3) 800(
中)・25X10−6(中)=0.02
判定二 04) 2000(大)・5X1
.0−B(zh)=0.01
判定: 05) 1700(、*)・15X10−6
(中)=0.025 判定二 〇
上記結果により、(動式を得た。
0.007< αr−E r <0.03
−・・■第3図は本発明の有機無機複合低誘電率多層
基板を示す。(a)ははんだ材料として、Sn−5%S
b5のソフトソルダを用いたバンプ高さの大きな構造で
ある。(b)はAu−20%Sn32のハードルソルダ
を用いた熱圧着方式で接合するバンプ高さの低い構造で
ある。(c)は有機多層基板2にくぼみを設け、セラミ
ックス基板1を埋め込んで平坦化した構造である。
−・・■第3図は本発明の有機無機複合低誘電率多層
基板を示す。(a)ははんだ材料として、Sn−5%S
b5のソフトソルダを用いたバンプ高さの大きな構造で
ある。(b)はAu−20%Sn32のハードルソルダ
を用いた熱圧着方式で接合するバンプ高さの低い構造で
ある。(c)は有機多層基板2にくぼみを設け、セラミ
ックス基板1を埋め込んで平坦化した構造である。
(a)の低誘電率テフロン系多M基板2(以下、プリン
ト基板とよぶ)上には、スルーホールと接続された箔の
端子3が格子状に配置されている。
ト基板とよぶ)上には、スルーホールと接続された箔の
端子3が格子状に配置されている。
スルーホールピッチは0.45mn、穴径は0.3鵬で
ある。
ある。
セラミックス基板は低誘電率(約E=5)のガラスセラ
ミックスで、多層で内部でピッチ調整を行なっている。
ミックスで、多層で内部でピッチ調整を行なっている。
セラミックス基板のチップ、もしくは、チップキャリア
を搭載する側の端子ピッチは0.251mで、プリント
基板側の端子ピンチは0.45mである。ガラスセラミ
ックス基板寸法は15mm口X0,8tで全面格子状端
子である。
を搭載する側の端子ピッチは0.251mで、プリント
基板側の端子ピンチは0.45mである。ガラスセラミ
ックス基板寸法は15mm口X0,8tで全面格子状端
子である。
チップ搭載域は中央部に設けである。ガラスセラミック
スの導体は厚膜銅ペースト4ではんだ接続部ははんだ食
われ防止のためNi−Auめっきを施す場合がある。
スの導体は厚膜銅ペースト4ではんだ接続部ははんだ食
われ防止のためNi−Auめっきを施す場合がある。
セラミックス基板として、この他に低膨張、低誘電率の
ムライト基板(A(lzo3・5iOz)も可能である
。ムライトの配線層はW導体ではんだ接続端子はW上に
Ni−Auめつきを施す、はんだ材はチップ、もしくは
、チップキャリアとの温度階層性を考慮し、Sn系のS
n−5%S b (232℃)5を用いた。
ムライト基板(A(lzo3・5iOz)も可能である
。ムライトの配線層はW導体ではんだ接続端子はW上に
Ni−Auめつきを施す、はんだ材はチップ、もしくは
、チップキャリアとの温度階層性を考慮し、Sn系のS
n−5%S b (232℃)5を用いた。
Sn系として他にSn−3,5%Ag(221℃)。
低膨張の純Sn (232℃)も可能である。はんだの
供給は約0.3 φのボールを用いて、まず。
供給は約0.3 φのボールを用いて、まず。
セラミックス基板側に接合させることにした。セラミッ
クス基板とプリント基板間の接続部の間隙は約150μ
mである。はんだ付けはロジン系のフラツクスを用い炉
中で行なった。洗浄、十分に乾燥後、樹脂7をセラミッ
クス基板側面にデイスペンサで供給し、(D表面張力と
重力の作用で流動させる方法■真空中で吸引−加圧の組
み合わせ方法の二通りが可能であり、ともに、ボイドレ
ス化を可能とした。念のため、加圧することにより微小
なボイドは拡散し、消失することを確認した。
クス基板とプリント基板間の接続部の間隙は約150μ
mである。はんだ付けはロジン系のフラツクスを用い炉
中で行なった。洗浄、十分に乾燥後、樹脂7をセラミッ
クス基板側面にデイスペンサで供給し、(D表面張力と
重力の作用で流動させる方法■真空中で吸引−加圧の組
み合わせ方法の二通りが可能であり、ともに、ボイドレ
ス化を可能とした。念のため、加圧することにより微小
なボイドは拡散し、消失することを確認した。
なお、樹脂構造として、(a)の左側の構造は樹脂がセ
ラミックス基板の側面にぬれていない場合で、(a)の
右側の構造は樹脂がセラミックス基板の側面にぬれてい
る場合である。応力解析の結果、はんだにかかる応力が
小さい高信頼構造としてセラミックス基板側面の中央部
近くまでぬれているのが望ましいが、(a)の構造でも
十分に信頼性のある構造であることがわかった。
ラミックス基板の側面にぬれていない場合で、(a)の
右側の構造は樹脂がセラミックス基板の側面にぬれてい
る場合である。応力解析の結果、はんだにかかる応力が
小さい高信頼構造としてセラミックス基板側面の中央部
近くまでぬれているのが望ましいが、(a)の構造でも
十分に信頼性のある構造であることがわかった。
なお、(b)構造の場合、プリント基板の端子にSn(
1部Au)を供給し、セラミックス側の端子にAu、ま
たは、Au−Snをあらかじめ供給しておき、加熱圧着
する接合も可能である。
1部Au)を供給し、セラミックス側の端子にAu、ま
たは、Au−Snをあらかじめ供給しておき、加熱圧着
する接合も可能である。
セラミックスとプリント板との間隙が小さいので、流動
性の良い樹脂でフィラー粒径を小さくする必要がある。
性の良い樹脂でフィラー粒径を小さくする必要がある。
樹脂が接合に悪影響しない場合。
あらかじめ端子部に均一に塗布して、その上から熱圧着
接合(フラックスレス)することも可能である。
接合(フラックスレス)することも可能である。
(c)構造はフラックスによる洗浄に問題があるため、
水素雰囲気中で接合することが望ましい。
水素雰囲気中で接合することが望ましい。
本来、裸チップでは、温度サイクル試験で早いサイクル
で断線してしまうが、セラミックスと樹脂とはんだとプ
リント板との応力バランスで高信頼かどうかが決まって
くる。
で断線してしまうが、セラミックスと樹脂とはんだとプ
リント板との応力バランスで高信頼かどうかが決まって
くる。
これまでに、すでにAQzOa基板、ガラス基板等にS
iチップを搭載した構造は樹脂物性としての適正値は、
はんだにほぼ等しい25X10−67℃とされてきたが
(特開昭60−63951号公報)。
iチップを搭載した構造は樹脂物性としての適正値は、
はんだにほぼ等しい25X10−67℃とされてきたが
(特開昭60−63951号公報)。
ここでの組み合わせは有機多層基板とへのガラスセラミ
ックス基板である。
ックス基板である。
このため、従来と異なった考え方が必要であった。
まず、樹脂の耐熱性を向上する必要があるためエポキシ
系の樹脂を高Tg (ガラス転移温度)化のため■酸
無水物の脂環式エポキシとしたこと、■シリコーンゴム
としたこと。この結果、高温での樹脂の老化が少なくな
った。
系の樹脂を高Tg (ガラス転移温度)化のため■酸
無水物の脂環式エポキシとしたこと、■シリコーンゴム
としたこと。この結果、高温での樹脂の老化が少なくな
った。
第4図は樹脂のヤング率を高めの1700kgf/m2
とし、樹脂の熱膨張係数に変えたときに最外周のはんだ
バンプにかかる最大せん断歪を示す。
とし、樹脂の熱膨張係数に変えたときに最外周のはんだ
バンプにかかる最大せん断歪を示す。
有限要素法解析によると、はんだに作用する最大のせん
断歪をとる位置はガラスセラミックス基板側のA点であ
る。そこで、A点における樹脂物性値を変えた場合の解
析を行なった。この結果、樹脂のヤング率を低くする(
800 kg f / am2)とせん新組を最小にす
る最適樹脂の熱膨張係数は増える傾向を示し、かつ、せ
ん新組の最小値も増える傾向にあることがわかった。
断歪をとる位置はガラスセラミックス基板側のA点であ
る。そこで、A点における樹脂物性値を変えた場合の解
析を行なった。この結果、樹脂のヤング率を低くする(
800 kg f / am2)とせん新組を最小にす
る最適樹脂の熱膨張係数は増える傾向を示し、かつ、せ
ん新組の最小値も増える傾向にあることがわかった。
従って、適正値としてヤング率の高い域ではんだにがか
るせん新組が最小になる15X10−6/℃前後となる
。この適正値ははんだ(25XIF6/°C)とプリン
ト板(8X 10−8/’C)との中間に相当する。
るせん新組が最小になる15X10−6/℃前後となる
。この適正値ははんだ(25XIF6/°C)とプリン
ト板(8X 10−8/’C)との中間に相当する。
そこで、熱膨張係数15 X 10−8/℃、ヤング率
170.okgf/膿2のT、=230℃のガラス転移
温度をもつ流動性の良い樹脂を用いて十個のサンプルを
試験した結果、−55〜150’C。
170.okgf/膿2のT、=230℃のガラス転移
温度をもつ流動性の良い樹脂を用いて十個のサンプルを
試験した結果、−55〜150’C。
lh/ω試験しても導通不良は起こらなかったことから
、高信頼性が確認された。
、高信頼性が確認された。
なお同一条件で熱膨張係数25 x 10−”/”C。
ヤング率800kgf/in”、Tg :180℃の
樹脂を試験したが、同様に導通不良は起こらなかった。
樹脂を試験したが、同様に導通不良は起こらなかった。
両者の最大ぜん新組の値を比較しても(第4図よりも0
.8%、1.2%)はとんど変わらないことからも理解
できる。なお、樹脂なしく裸)構造のせん新組の値は7
.8(第4図)であることから、樹脂構造と比べると相
当な差があり、樹脂の効果がわかる。
.8%、1.2%)はとんど変わらないことからも理解
できる。なお、樹脂なしく裸)構造のせん新組の値は7
.8(第4図)であることから、樹脂構造と比べると相
当な差があり、樹脂の効果がわかる。
この樹脂系でフィラ量、ゴム量の検討結果について述べ
る。
る。
樹脂の耐熱劣化特性、Tg(ガラス転移温度)向上のた
め、エポキシ樹脂として酸無水物硬化の脂環式エポキシ
、もしくは、ビスフェノールA型エポキシの少なくとも
一つで構成されていものを使用した。フイラ体積含有率
とヤング率、熱膨張係数の関係はフイラを入れない初期
特性でヤング率が低いエポキシを用いた場合のフイラ体
積含有率に対するヤング率、及び、熱膨張係数の関係を
第4図(a)に示す。両者は逆相関の関係にある。
め、エポキシ樹脂として酸無水物硬化の脂環式エポキシ
、もしくは、ビスフェノールA型エポキシの少なくとも
一つで構成されていものを使用した。フイラ体積含有率
とヤング率、熱膨張係数の関係はフイラを入れない初期
特性でヤング率が低いエポキシを用いた場合のフイラ体
積含有率に対するヤング率、及び、熱膨張係数の関係を
第4図(a)に示す。両者は逆相関の関係にある。
これより、石英フイラとして、熱膨張係数が30xlO
−B/’C以下とするには、少なくとも45Vol%以
上で、55 V o fl以下(流動性の低下)とした
。また、低ヤング率化のためのゴム含有率に対するヤン
グ率及び熱膨張係数の関係を第4図(b)に示す、ゴム
材としてポリブタジェン系、シリコーン系が可能である
が、耐熱劣化特性に優れたシリコーン系について示した
。シリコーン含有率を増していくと熱膨張係数は少し上
昇するが。
−B/’C以下とするには、少なくとも45Vol%以
上で、55 V o fl以下(流動性の低下)とした
。また、低ヤング率化のためのゴム含有率に対するヤン
グ率及び熱膨張係数の関係を第4図(b)に示す、ゴム
材としてポリブタジェン系、シリコーン系が可能である
が、耐熱劣化特性に優れたシリコーン系について示した
。シリコーン含有率を増していくと熱膨張係数は少し上
昇するが。
ヤング率は5wt%過ぎるとその効果がでてくる415
wt%以上になると、分散性が悪くなること。
wt%以上になると、分散性が悪くなること。
熱膨張係数の上昇等の問題がでてくるのでシリコーン含
有率として5〜15νt%とした。
有率として5〜15νt%とした。
樹脂組成の一例として、次の組成を選んだ。
なお、エポキシ樹脂は無溶剤系であるが、樹脂物性に関
する考え方は溶剤系のポリイミド樹脂に対しても同じで
ある。
する考え方は溶剤系のポリイミド樹脂に対しても同じで
ある。
第5図は有機無機複合多層基板にSiチップを塔載した
もの(左側)とチップキャリアを搭載したもの(右側)
の断面図を示す、ガラスセラミックス基板は低膨張(3
,5x 10−6/’C)で剛性が高いため熱膨張係数
の高いプリント板の影響を受けにくく、101w口のS
iチップが搭載されても高信頼性が確保される。右側の
チップキャリアはチップキャリヤの基板も同一の熱膨張
係数をもつ低誘電率がガラスセラミックス基板であるた
め接合部は高信頼性である。プリント抜上のガラスセラ
ミックス基板はチップキャリアよりも広くすることより
、補修布線用の端子19を形成し、隣接セラミックス基
板への配線を可能にした。なお、チップキャリアの取外
しにはPb−60%Snはんだ16(融点183℃)を
用いており、有機無機複合多層基板を作っているSn−
5%sbはんだ(融点232℃)を溶かさないで、接合
できる仕組にした。また、チップキャリア内のSiチッ
プはPb−5%Snはんだ(融点300℃)、封止部、
ヒートシンク部はPb−15%Snはんだ(融点260
℃)を用いており、リペア、はんだ何時に問題はないシ
ステムにした。
もの(左側)とチップキャリアを搭載したもの(右側)
の断面図を示す、ガラスセラミックス基板は低膨張(3
,5x 10−6/’C)で剛性が高いため熱膨張係数
の高いプリント板の影響を受けにくく、101w口のS
iチップが搭載されても高信頼性が確保される。右側の
チップキャリアはチップキャリヤの基板も同一の熱膨張
係数をもつ低誘電率がガラスセラミックス基板であるた
め接合部は高信頼性である。プリント抜上のガラスセラ
ミックス基板はチップキャリアよりも広くすることより
、補修布線用の端子19を形成し、隣接セラミックス基
板への配線を可能にした。なお、チップキャリアの取外
しにはPb−60%Snはんだ16(融点183℃)を
用いており、有機無機複合多層基板を作っているSn−
5%sbはんだ(融点232℃)を溶かさないで、接合
できる仕組にした。また、チップキャリア内のSiチッ
プはPb−5%Snはんだ(融点300℃)、封止部、
ヒートシンク部はPb−15%Snはんだ(融点260
℃)を用いており、リペア、はんだ何時に問題はないシ
ステムにした。
第6図は有機無機複合多層基板上にチップキャリアを搭
載後、チップキャリア裏面を熱拡散のためのベローズ2
1型水冷ユニツト23を低温はんだ24で取付けた構造
の断面図である。高速計算のため、数十W級の高出力チ
ップを効率よく冷却する必要から、キャリア20封止枠
はガラスセラミックスとほぼ同等の熱膨張係数を示し、
かつ、高熱伝導のAINを用いた。また、水冷ユニット
のキャリアと接する材料は同じく、低熱膨張、高熱伝導
のSiCを用いた。
載後、チップキャリア裏面を熱拡散のためのベローズ2
1型水冷ユニツト23を低温はんだ24で取付けた構造
の断面図である。高速計算のため、数十W級の高出力チ
ップを効率よく冷却する必要から、キャリア20封止枠
はガラスセラミックスとほぼ同等の熱膨張係数を示し、
かつ、高熱伝導のAINを用いた。また、水冷ユニット
のキャリアと接する材料は同じく、低熱膨張、高熱伝導
のSiCを用いた。
第7図はチップキャリアのセラミックス基板内部にコン
デンサを内蔵させた構造である(a)。
デンサを内蔵させた構造である(a)。
シート状の高誘電材料の内面に設けた電極はアース、及
び、電源に接続された構造になっている。
び、電源に接続された構造になっている。
コンデンサ内蔵により大幅なスピードアップが可能であ
る。
る。
プリント板上に設けたガラスセラミックス基板の表面に
はインピーダンスマツチング用の簿膜抵抗層26が形成
されている。
はインピーダンスマツチング用の簿膜抵抗層26が形成
されている。
薄膜抵抗層を拡大したのが(b)である。隣接バンプ間
に抵抗M26が設けられている。絶縁層はポリイミドで
薄膜はAlもしくはCuである。
に抵抗M26が設けられている。絶縁層はポリイミドで
薄膜はAlもしくはCuである。
抵抗層はガラスセラミックス基板の裏側(プリント板側
)に設けても良く、保護する意味ではプリント板側が望
ましい。本発明の構造はこのセラミック基板に抵抗層、
コンデンサを内蔵させたり、補修布線を設けたりするこ
とが可能となり、従来のプリン1−板では不可能であっ
た機能を付加することができるようになった。
)に設けても良く、保護する意味ではプリント板側が望
ましい。本発明の構造はこのセラミック基板に抵抗層、
コンデンサを内蔵させたり、補修布線を設けたりするこ
とが可能となり、従来のプリン1−板では不可能であっ
た機能を付加することができるようになった。
第8図は本発明による簡易型パッケージ構造例である。
(a)はチップ10裏面を熱伝導グリース31で接着し
、銅系材料で封止が可能である。
、銅系材料で封止が可能である。
はんだ封止24の場合は、熱膨張が多層板に近い8 X
10−’/’CのCu−C,Cu −w@合材料が熱
応力的には望ましい。
10−’/’CのCu−C,Cu −w@合材料が熱
応力的には望ましい。
(b)はチップキャリアをマルチ化したものである。こ
の場合、チップはチップキャリアで保護されているので
全体封止は樹脂でよい。
の場合、チップはチップキャリアで保護されているので
全体封止は樹脂でよい。
第9図は有機無機複合多層基板のセラミックス基板内で
は整合層を設けないので、チップキャリアのセラミック
ス基板側で整合層を設けた一例である。この場合、プリ
ント板上のセラミックス基板には補修布線を設けるだけ
のスペースはない。
は整合層を設けないので、チップキャリアのセラミック
ス基板側で整合層を設けた一例である。この場合、プリ
ント板上のセラミックス基板には補修布線を設けるだけ
のスペースはない。
本発明によれば計算のスピードアップ化を可能にし1歩
留まりの大幅向上が期待でき、高密度小型化実装が可能
である。
留まりの大幅向上が期待でき、高密度小型化実装が可能
である。
第1図は本発明の一実施例の断面図、第2図は従来技術
の断面図、第3図は本発明の実施例の断面図、第4図は
本発明の高信頼性メカニズムの説明図、第5図は本発明
を用いたチップ及びチップキャリアを搭載した断面図、
第6図は本発明に水冷構造を取付けた場合の断面図、第
7図は本発明機能性を付加した構造の断面図(a)と拡
大図(b)、第8図は本発明を用いた簡易型モジュール
断面図、第9図は本発明にチップキャリアを搭載した変
形例の断面図である。 1・・・ガラスセラミックス、2・・・有機多層基板、
3・・銅箔端子。 \ 治1 囚
の断面図、第3図は本発明の実施例の断面図、第4図は
本発明の高信頼性メカニズムの説明図、第5図は本発明
を用いたチップ及びチップキャリアを搭載した断面図、
第6図は本発明に水冷構造を取付けた場合の断面図、第
7図は本発明機能性を付加した構造の断面図(a)と拡
大図(b)、第8図は本発明を用いた簡易型モジュール
断面図、第9図は本発明にチップキャリアを搭載した変
形例の断面図である。 1・・・ガラスセラミックス、2・・・有機多層基板、
3・・銅箔端子。 \ 治1 囚
Claims (14)
- 1.低誘電率有機多層基板上のチップ、もしくは、チッ
プキャリア搭載域に形成された多端子と、表裏面を導通
させた低膨張低誘電率の複数個に分離された各々のセラ
ミックス基板の多端子とをはんだ付けし、前記低誘電率
有機多層基板および前記セラミックス基板の間隙を樹脂
で充填接着して、一体化し、前記セラミックス基板上に
前記チップもしくは前記チップキャリアを搭載すること
を特徴とする有機無機複合多層基板。 - 2.低誘電率有機多層基板上にセラミックス基板を島状
に分割して、前記低誘電率有機多層回路基板および前記
セラミックス基板面に設けられた端子同士をはんだ接合
、もしく、は熱圧着接合して導通させ、樹脂で接着して
一体化したことを特徴とする有機無機複合多層基板。 - 3.特許請求の範囲第1項または第2項において、樹脂
の熱膨張係数が5〜30×10^−^6/℃、ヤング率
として200〜2000kgf/mm^2を用いたこと
を特徴とする有機無機複合多層基板。 - 4.特許請求の範囲第1項,第2項または第3項におい
て、 前記低誘電率有機多層基板の熱膨張係数を αp、前記セラミックス基板の熱膨張係数をαc1,樹
脂の熱膨張係数をαr、ヤング率をEr、前記チップも
しくは前記チップキャリアの熱膨張係数をαc2とした
とき、αc1=αc2,αp−αc2<7×10^−^
6,5×10^−^6<αr<30×10^−^6,0
.007<αr・Er<0.03の条件を満たした組合
せを特徴とする有機無機複合多層基板。 - 5.特許請求の範囲第1項または第2項において、前記
セラミックス基板上の表面端子ピッチを有機多層基板と
接合される裏面端子ピッチより小さくした拡大層を設け
たことを特徴とする有機無機複合多層基板。 - 6.特許請求の範囲第1項または第2項において、前記
セラミックス基板上の前記各チップもしくは前記チップ
キャリアの接合領域外に補修布線用の端子もしくは隣接
した前記セラミックス基板間との接続端子を設けたこと
を特徴とする有機無機複合多層基板。 - 7.特許請求の範囲第1項または第2項において、前記
セラミックス基板上にインピーダンスマッチング用の抵
抗層を上面もしくは下面に設けたことを特徴とする有機
無機複合多層基板。 - 8.特許請求の範囲第1項または第2項において、前記
セラミックス基板の内部に高速化のため、コンデンサを
内蔵したことを特徴とする有機無機複合多層基板。 - 9.特許請求の範囲第1項または第2項において、前記
有機多層基板の端子と前記セラミックス基板の端子との
接続に用いるはんだとしてSn系、もしくは、Pb−S
n系のα−Pb固溶体系であり、チップもしくはチップ
キャリア接続に用いるはんだとして、前者の場合はPb
−Sn共晶系を、後者の場合には前記Sn系を用いるこ
とを特徴とする有機無機複合多層基板の製造方法。 - 10.特許請求の範囲第1項または第2項において、前
記有機多層基板の端子と前記セラミックス基板の端子と
の接続に用いるはんだバンプの高さは30μm以上であ
ることを特徴とする有機無機複合多層基板の製造方法。 - 11.特許請求の範囲第1項または第2項において、前
記有機多層基板の端子と前記セラミックス基板の端子と
の接続接着に際し、Au−Sn系のはんだを用いて予め
樹脂を接合面に塗布後に熱圧着接合したことを特徴とす
る有機無機複合多層基板の製造方法。 - 12.特許請求の範囲第1項または第2項において、前
記有機多層基板の端子と前記セラミックス基板の端子と
の接続接着に際し、予め分散したはんだ粒子混入樹脂を
用いて加圧し、接続と接着を同時に行うことを特徴とす
る有機無機複合多層基板の製造方法。 - 13.特許請求の範囲第1項または第2項において、前
記有機無機複合多層基板に前記チップもしくは前記チッ
プキャリアを搭載し、前記チップもしくは前記チップキ
ャリアの裏面を、はんだもしくは熱伝導グリース等で冷
却体に接合もしくは接着したことを特徴とする高出力素
子冷却実装構造体。 - 14.特許請求の範囲第1項または第2項において、前
記有機無機複合多層基板の接着に用いた樹脂組成として
、酸無水物硬化の脂環式エポキシとビスフェノールA型
エポキシの少なくとも一つで構成されて、石英フイラを
45〜55Vol%含み、ゴム剤としてポリブタジエン
ゴム、もしくは、シリコーン系可という化剤5〜15V
ol%含む樹脂を用いたことを特徴とする有機無機複合
多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235006A JP2858760B2 (ja) | 1988-09-21 | 1988-09-21 | 有機無機複合多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235006A JP2858760B2 (ja) | 1988-09-21 | 1988-09-21 | 有機無機複合多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0283963A true JPH0283963A (ja) | 1990-03-26 |
| JP2858760B2 JP2858760B2 (ja) | 1999-02-17 |
Family
ID=16979668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235006A Expired - Lifetime JP2858760B2 (ja) | 1988-09-21 | 1988-09-21 | 有機無機複合多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858760B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313467A (ja) * | 2000-02-21 | 2001-11-09 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2002118368A (ja) * | 2000-07-31 | 2002-04-19 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| WO2005029581A1 (ja) * | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
-
1988
- 1988-09-21 JP JP63235006A patent/JP2858760B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313467A (ja) * | 2000-02-21 | 2001-11-09 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2002118368A (ja) * | 2000-07-31 | 2002-04-19 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| WO2005029581A1 (ja) * | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2858760B2 (ja) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100276054B1 (ko) | 집적회로칩패키지 | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
| US4825284A (en) | Semiconductor resin package structure | |
| WO1997020347A1 (fr) | Dispositif a semi-conducteur, procede de production de ce dispositif, et substrat encapsule | |
| KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP2713994B2 (ja) | パッケージ構造体 | |
| JPH0283963A (ja) | 有機無機複合多層基板およびその製造方法 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JP2003229451A (ja) | フリップチップ実装構造 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP3938017B2 (ja) | 電子装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH0770677B2 (ja) | モジュ−ル実装構造 | |
| JPH0677361A (ja) | マルチチップモジュール | |
| JPS63122155A (ja) | 半導体チツプの接続バンプ | |
| KR100714186B1 (ko) | 열방출형 테이프 캐리어 패키지 및 그의 제조 방법 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JPH10242322A (ja) | 半導体パッケージ | |
| JPS6057957A (ja) | 接続構造 | |
| JPH0864711A (ja) | 半導体用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |