JPH0773110B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0773110B2 JPH0773110B2 JP61241310A JP24131086A JPH0773110B2 JP H0773110 B2 JPH0773110 B2 JP H0773110B2 JP 61241310 A JP61241310 A JP 61241310A JP 24131086 A JP24131086 A JP 24131086A JP H0773110 B2 JPH0773110 B2 JP H0773110B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- carrier
- solder
- circuit board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超大型コンピユータ用CPUの論理LSIの高密度
実装に使用するパツケージ構造に関する。
実装に使用するパツケージ構造に関する。
第２図はフリツプチツプボンデイング23されたチツプ14
の裏面をカバー20と高熱伝導性接着物21で接続し、次い
でこのカバーを接着物22によつて接合して気密封止する
特開昭57-21845号公報に開示されている実装構造であ
る。これよりフロン等の冷却用液体と接触させた場合に
も腐食が防止される効果がある。
の裏面をカバー20と高熱伝導性接着物21で接続し、次い
でこのカバーを接着物22によつて接合して気密封止する
特開昭57-21845号公報に開示されている実装構造であ
る。これよりフロン等の冷却用液体と接触させた場合に
も腐食が防止される効果がある。
しかし、このフリツプチツプ構造では、チツプ裏面から
の冷却は可能であつても、又、耐湿構造であつても、チ
ツプと基板間の熱膨張差により生ずる熱応力を緩和する
構造になつていないことから、従来のフリツプチツプと
同等の熱疲労寿命と考えられること、及びチツプのメタ
ライズ膜は薄膜であることから熱履歴に弱く、リペアプ
ロセスに耐えきれないこと、更にリペアプロセスにおけ
るチツプ検査後に取外し、そして多層回路基板への再取
付時に接続部のはんだを高く、かつ均一化することが困
難と考えられる。このため、耐熱疲労性と耐リペア性に
課題があつた。
の冷却は可能であつても、又、耐湿構造であつても、チ
ツプと基板間の熱膨張差により生ずる熱応力を緩和する
構造になつていないことから、従来のフリツプチツプと
同等の熱疲労寿命と考えられること、及びチツプのメタ
ライズ膜は薄膜であることから熱履歴に弱く、リペアプ
ロセスに耐えきれないこと、更にリペアプロセスにおけ
るチツプ検査後に取外し、そして多層回路基板への再取
付時に接続部のはんだを高く、かつ均一化することが困
難と考えられる。このため、耐熱疲労性と耐リペア性に
課題があつた。
上記従来技術は、チツプの耐湿性保護としては十分であ
るが、コンピュータ等で使用されるマルチチツプデバイ
スを対象とした場合に要求されるリペア性と耐熱疲労性
に問題があつた。
るが、コンピュータ等で使用されるマルチチツプデバイ
スを対象とした場合に要求されるリペア性と耐熱疲労性
に問題があつた。
本発明の目的は高出力LSIチツプを多層回路基板上にフ
リツプチツプ方式で、キヤリア基板と多層回路基板との
接続端子の応力を軽減し、要求される耐熱疲労性，リペ
ア性および耐湿性を保証したチツプキヤリア実装構造を
提供することにある。
リツプチツプ方式で、キヤリア基板と多層回路基板との
接続端子の応力を軽減し、要求される耐熱疲労性，リペ
ア性および耐湿性を保証したチツプキヤリア実装構造を
提供することにある。
上記目的は、半導体素子、該半導体素子を搭載するキャ
リア基板、該基板を搭載する多層回路基板、前記半導体
素子の端子とキャリア基板の端子とをフリップチップ接
続するはんだ及び前記キャリア基板の端子と多層回路基
板とを接続するはんだを有するものにおいて、前記半導
体素子とキャリア基板との間に前記半導体素子の熱膨張
係数に近似した熱膨張係数を有する樹脂組成物を充填
し、前記キャリア基板の端子と多層回路基板の端子とを
接続するはんだを外気と遮断するように前記キャリア基
板の全外周部を前記多層回路基板にはんだによって接続
することにより達成される。
リア基板、該基板を搭載する多層回路基板、前記半導体
素子の端子とキャリア基板の端子とをフリップチップ接
続するはんだ及び前記キャリア基板の端子と多層回路基
板とを接続するはんだを有するものにおいて、前記半導
体素子とキャリア基板との間に前記半導体素子の熱膨張
係数に近似した熱膨張係数を有する樹脂組成物を充填
し、前記キャリア基板の端子と多層回路基板の端子とを
接続するはんだを外気と遮断するように前記キャリア基
板の全外周部を前記多層回路基板にはんだによって接続
することにより達成される。
また前記樹脂組成物は、熱硬化性樹脂、ゴム状樹脂、硬
化促進剤及びカップリング剤と樹脂成分より熱膨張係数
の小さい無機粉末とを有することにより達成される。
化促進剤及びカップリング剤と樹脂成分より熱膨張係数
の小さい無機粉末とを有することにより達成される。
高耐熱疲労性とチツプ周辺の耐湿性を兼ねそなえた樹脂
補強フリツプチツプ方式のチツプキヤリア構造の欠点は
微小はんだ付部の耐湿性にある。
補強フリツプチツプ方式のチツプキヤリア構造の欠点は
微小はんだ付部の耐湿性にある。
そこで微小はんだ付部の周囲にリペア可能なはんだ封止
部を設けることにより、チツプキヤリアの高耐湿性を大
巾に向上させることを可能にした。
部を設けることにより、チツプキヤリアの高耐湿性を大
巾に向上させることを可能にした。
また、キヤリアと多層回路基板間の温度差で生ずるチツ
プキヤリア接続部の熱応力に対しても、はんだ封止部が
補強の役割を果すこと、及び封止部の溶融により端子の
はんだを若干高く持上げ、端子のはんだに作用する応力
を低下させるため、耐熱疲労向上にもつながる。
プキヤリア接続部の熱応力に対しても、はんだ封止部が
補強の役割を果すこと、及び封止部の溶融により端子の
はんだを若干高く持上げ、端子のはんだに作用する応力
を低下させるため、耐熱疲労向上にもつながる。
以下、本発明の実施例を第３図〜第10図により説明す
る。
る。
第３図はAl2O3・SiO2の混合のムラスト焼結体からなる多
層セラミツク回路基板８（多層回路基板と呼称する）
に、同一の熱膨脹係数を示す焼結体のムライト板（キヤ
リア基板16としては同一材でなくても低誘電率で熱膨脹
係数がムライト多層回路基板に近いガラスセラミツク基
板であつも良い）を用いたキヤリア基板16に8mm口のSi
チツプ14を高温のPb-5％Snはんだ４（融点300℃）でフ
リツプチツプ接続し、接続後、チツプとキヤリア基板間
を下記に示す樹脂15（特願昭60-276807）を用いて充填
した後、硬化した樹脂補強型チツプキヤリアである。図
に示すようキヤリア基板16はチツプ14より大きい。樹脂
15は主成分として熱硬化性樹脂，ゴム状樹脂，硬化剤，
硬化促進剤及びカツプリング剤と樹脂成分の熱膨脹係数
より小さい無機絶縁粉末とを有し、ゴム状樹脂は樹脂中
５〜20重量％を有し、無機粉末は全体の40〜70体積％
（好ましくは50〜60体積％）である。
層セラミツク回路基板８（多層回路基板と呼称する）
に、同一の熱膨脹係数を示す焼結体のムライト板（キヤ
リア基板16としては同一材でなくても低誘電率で熱膨脹
係数がムライト多層回路基板に近いガラスセラミツク基
板であつも良い）を用いたキヤリア基板16に8mm口のSi
チツプ14を高温のPb-5％Snはんだ４（融点300℃）でフ
リツプチツプ接続し、接続後、チツプとキヤリア基板間
を下記に示す樹脂15（特願昭60-276807）を用いて充填
した後、硬化した樹脂補強型チツプキヤリアである。図
に示すようキヤリア基板16はチツプ14より大きい。樹脂
15は主成分として熱硬化性樹脂，ゴム状樹脂，硬化剤，
硬化促進剤及びカツプリング剤と樹脂成分の熱膨脹係数
より小さい無機絶縁粉末とを有し、ゴム状樹脂は樹脂中
５〜20重量％を有し、無機粉末は全体の40〜70体積％
（好ましくは50〜60体積％）である。
無機絶縁粉末及びゴム状樹脂は粒径５μｍ以下が好まし
い。
い。
エポキシ樹脂（EP828） 100部 ゴム状樹脂：ポリブタジエン（CTBN） 15部 硬化剤：ジシアンジアミド 10部 硬化促進剤：イミダゾール（2P4MHZ） ５部 シランカツプリング剤（A-187） ２部 石英粉（粒径１μm,EMC-Y40） 55VOL％ このチツプキヤリアのチツプとキヤリア基板間のはんだ
の寿命は通常のフリツプチツプ裸構造の約10倍の耐熱疲
労性を有している。
の寿命は通常のフリツプチツプ裸構造の約10倍の耐熱疲
労性を有している。
キヤリア基板16はチツプ14との熱膨張差から生ずるバイ
メタル効果による反りに対する寿命低下を避ける目的
で、チツプ厚さに対して1.2倍以上が望ましい。
メタル効果による反りに対する寿命低下を避ける目的
で、チツプ厚さに対して1.2倍以上が望ましい。
なお、キヤリア基板のスルーホール導体部５はムライト
基板の場合、Ｗ導体を使用する（基板と同時焼成）。端
子表面26はNiめつきを２〜３μｍ、更にその上にAuめつ
きを0.1〜0.2μｍ施す。
基板の場合、Ｗ導体を使用する（基板と同時焼成）。端
子表面26はNiめつきを２〜３μｍ、更にその上にAuめつ
きを0.1〜0.2μｍ施す。
ガラスセラミツク基板の場合は、Cuペースト若しくはCu
めつきスルーホール導体を形成するCuペースト導体とす
る場合は基板と同時に低温で焼成する。Cuめつき導体と
する場合は焼成したセラミツク基板を電子ビーム，レー
ザ等で穴明けした後に形成する。
めつきスルーホール導体を形成するCuペースト導体とす
る場合は基板と同時に低温で焼成する。Cuめつき導体と
する場合は焼成したセラミツク基板を電子ビーム，レー
ザ等で穴明けした後に形成する。
キヤリア基板の多層回路基板との接続する側には、端子
周辺に端子をとりまくように周囲に封止用のメタライズ
膜26を設ける（スルーホール導体のメタライズ膜と同時
に形成）。なお、焼結導体としてＷの代りにMoでも可能
である。
周辺に端子をとりまくように周囲に封止用のメタライズ
膜26を設ける（スルーホール導体のメタライズ膜と同時
に形成）。なお、焼結導体としてＷの代りにMoでも可能
である。
このチツプキヤリアは特性評価用基板に接続後、取外し
て多層回路板に再取付けするリペア工程を経る必要があ
るため、メタライズ膜として、数回のリペアに耐えられ
る強固な前述の厚膜法が最適である。導体としては、抵
抗の関係からCu導体が望ましく、端子部はCuの上にNiめ
つき、更にAuめつきを施す構成が優れている。
て多層回路板に再取付けするリペア工程を経る必要があ
るため、メタライズ膜として、数回のリペアに耐えられ
る強固な前述の厚膜法が最適である。導体としては、抵
抗の関係からCu導体が望ましく、端子部はCuの上にNiめ
つき、更にAuめつきを施す構成が優れている。
チツプキヤリア接続部を囲うように封止するはんだ６
は、第３図（ｂ）に示したように30μｍ厚さのパンチン
グ加工した箔27である。はんだ材はチツプキヤリア端子
部と同じく、Pb-60％Sn（融点183℃）である。なお、検
査時には、封止部は接続しないで、多層回路基板に接続
する時のみチツプキヤリア端子部と同時に接続する。
は、第３図（ｂ）に示したように30μｍ厚さのパンチン
グ加工した箔27である。はんだ材はチツプキヤリア端子
部と同じく、Pb-60％Sn（融点183℃）である。なお、検
査時には、封止部は接続しないで、多層回路基板に接続
する時のみチツプキヤリア端子部と同時に接続する。
第３図（ｃ）はチツプキヤリアをムライト多層回路基板
に位置決めして、加圧した状態を示す。封止部のはんだ
箔寸法は、端子のメタライズ部分より広くかつ、加圧し
ても、若干のすき間がある程の厚さになつている。溶融
させると（ｄ）図の如く、チツプキヤリア端子及び封止
部は同時に溶融し、接合される。なお、はんだ箔の寸法
を調整することにより、封止部のはんだはチツプキヤリ
ア接続部のはんだを高く持上げて、耐熱疲労性を向上さ
せる効果もある。封止部形状として、四隅の応力集中を
緩和するため四隅の内側，外側共、角型でないく、円弧
状にすることが望ましい。
に位置決めして、加圧した状態を示す。封止部のはんだ
箔寸法は、端子のメタライズ部分より広くかつ、加圧し
ても、若干のすき間がある程の厚さになつている。溶融
させると（ｄ）図の如く、チツプキヤリア端子及び封止
部は同時に溶融し、接合される。なお、はんだ箔の寸法
を調整することにより、封止部のはんだはチツプキヤリ
ア接続部のはんだを高く持上げて、耐熱疲労性を向上さ
せる効果もある。封止部形状として、四隅の応力集中を
緩和するため四隅の内側，外側共、角型でないく、円弧
状にすることが望ましい。
このように（ｄ）図に示した接続構造にすることによ
り、微小な端子を持つチツプキヤリアでも、耐湿性の大
巾な向上になる。
り、微小な端子を持つチツプキヤリアでも、耐湿性の大
巾な向上になる。
また、多層回路基板とキヤリア基板間とには熱膨脹差は
ないが、局部的な温度差により熱応力を発生しても、封
止部が応力的負担を分担すること、かつ封止部の面積が
広いことから、溶融時に接続端子を若干持上げることか
ら、耐熱疲労性も向上する。
ないが、局部的な温度差により熱応力を発生しても、封
止部が応力的負担を分担すること、かつ封止部の面積が
広いことから、溶融時に接続端子を若干持上げることか
ら、耐熱疲労性も向上する。
なお、チツプ裏面に熱の流れを良くするため、チツプよ
り大きな寸法のSiC,AlN,Cu,Cu-C複合材などの高熱伝導
性板13を接合したチツプキヤリア構造でも同一の効果が
期待できる。
り大きな寸法のSiC,AlN,Cu,Cu-C複合材などの高熱伝導
性板13を接合したチツプキヤリア構造でも同一の効果が
期待できる。
上記構造をPCT（Pressure Cooker Test 121℃,2kgf/cm2
の条件）試験で、封止なしのチツプキヤリア構造と比較
した結果、裸のチツプキヤリアは50時間で断線したが、
はんだ封止した構造は800時間をクリアすることができ
た。これより10倍以上の耐湿性チツプキヤリア構造にな
つていることが分かる。
の条件）試験で、封止なしのチツプキヤリア構造と比較
した結果、裸のチツプキヤリアは50時間で断線したが、
はんだ封止した構造は800時間をクリアすることができ
た。これより10倍以上の耐湿性チツプキヤリア構造にな
つていることが分かる。
なお、多層回路基板上に接続したチツプキヤリアを交換
したい時には、溶融して取外した後、封止部の余分なは
んだを、例えば表面積の大なるCuにぬらして、吸着除去
後に前述の如く、はんだ箔を用いた再接続を行う。
したい時には、溶融して取外した後、封止部の余分なは
んだを、例えば表面積の大なるCuにぬらして、吸着除去
後に前述の如く、はんだ箔を用いた再接続を行う。
第4,5図はチツプキヤリアを多層回路基板８に接合し
た、マルチチツプキヤリア搭載構造断面を示す。
た、マルチチツプキヤリア搭載構造断面を示す。
組立は、チツプ14裏面（SiC熱伝導板のある時はその裏
面）に一定量の熱伝導グリース12を塗布後、裏面とハウ
ジングの冷却板11間を平均100μｍの間隙に保つ高さに
予め設定した側壁29部を多層回路基板８にボルトなどで
機械的に固定、もしくは熱可塑性樹脂で固着して、リペ
ア性に対応した構造とした。
面）に一定量の熱伝導グリース12を塗布後、裏面とハウ
ジングの冷却板11間を平均100μｍの間隙に保つ高さに
予め設定した側壁29部を多層回路基板８にボルトなどで
機械的に固定、もしくは熱可塑性樹脂で固着して、リペ
ア性に対応した構造とした。
チツプキヤリア構造は既に耐湿性であることから、特に
湿度に対する保護は不要である。但し、熱伝導グリース
12を用いるため、樹脂グリースの劣化、ゴミ浸入防止等
に対する保護のため、側壁部の機械的固定，樹脂固着は
効果がある。
湿度に対する保護は不要である。但し、熱伝導グリース
12を用いるため、樹脂グリースの劣化、ゴミ浸入防止等
に対する保護のため、側壁部の機械的固定，樹脂固着は
効果がある。
第５図は中間にくし歯35を取付けた構造で、チツプキヤ
リアと冷却板との間隙が不ぞろいの場合に、グリース12
をSiC板と下くし歯、及びくし歯間に入れる方式を示
す。この方式は多層回路基板８の反り、チツプキヤリア
高さのばらつき等による間隙不ぞろいを吸収できる構造
である。なお、チツプ裏面とSiC板とはAu-20重量％Snの
高熱伝導性のはんだ３を用いて接着した。
リアと冷却板との間隙が不ぞろいの場合に、グリース12
をSiC板と下くし歯、及びくし歯間に入れる方式を示
す。この方式は多層回路基板８の反り、チツプキヤリア
高さのばらつき等による間隙不ぞろいを吸収できる構造
である。なお、チツプ裏面とSiC板とはAu-20重量％Snの
高熱伝導性のはんだ３を用いて接着した。
第６図は放熱スタツド32を用いた応用例である。熱は放
熱スタツド32から熱伝導ブロツク31に伝わり、更に冷却
板11に伝わる。この構造は、はんだ，樹脂等の封止方式
ではなく、機械的にボルト，ばね等で締め付ける封止方
式である。
熱スタツド32から熱伝導ブロツク31に伝わり、更に冷却
板11に伝わる。この構造は、はんだ，樹脂等の封止方式
ではなく、機械的にボルト，ばね等で締め付ける封止方
式である。
第７図はフロン液37を用いた冷却方式（沸騰を用いるこ
ともある）を示す。多層回路基板８を縦かけた方式で使
用すると冷却効率が高い。
ともある）を示す。多層回路基板８を縦かけた方式で使
用すると冷却効率が高い。
チツプキヤリア構造はチツプ側を密着力のある樹脂15、
及び多層回路基板側をはんだ６等で封止されていること
から、フロン等による悪影響は考えられない。
及び多層回路基板側をはんだ６等で封止されていること
から、フロン等による悪影響は考えられない。
第８図はチツプキヤリアのムライト基板を多層化して、
チツプキヤリア接続部の寸法及びピツチを拡大した構造
である。このようにチツプキヤリア接続端子17を大きく
することにより、従来のチツプキヤリアと同等に使用で
きるので、耐食性にもある程度強く、ハウジング構造と
して封止する必要はなく、熱放散だけを考慮した構造と
すればよい。
チツプキヤリア接続部の寸法及びピツチを拡大した構造
である。このようにチツプキヤリア接続端子17を大きく
することにより、従来のチツプキヤリアと同等に使用で
きるので、耐食性にもある程度強く、ハウジング構造と
して封止する必要はなく、熱放散だけを考慮した構造と
すればよい。
第９図はチツプを樹脂封止しない構造に適用した例であ
る。チツプ裏面は高熱伝導，低膨脹のAlN,SiC,Cu-C等の
キヤツプ20にはんだ付３し、キヤリア基板は前述と同様
である。この構造の欠点は熱疲労寿命が裸チツプ並みに
短いことである。
る。チツプ裏面は高熱伝導，低膨脹のAlN,SiC,Cu-C等の
キヤツプ20にはんだ付３し、キヤリア基板は前述と同様
である。この構造の欠点は熱疲労寿命が裸チツプ並みに
短いことである。
第10図（ａ）はキヤリア基板表面乃至は内部に特性イン
ピーダンスを一致させる目的で抵抗素子を設けたチツプ
キヤリア構造である。従来はフリツプチツプ構造で、多
層回路基板上に設けたり、抵抗素子を集めてチツプ構造
にした方式を採用していた。前者の場合は、チツプのリ
ペア回数が多い場合などは、高価な多層回路基板の端子
を破壊する恐れがある。後者の場合は、コンピュータの
高速計算に適した配置とは言えない。
ピーダンスを一致させる目的で抵抗素子を設けたチツプ
キヤリア構造である。従来はフリツプチツプ構造で、多
層回路基板上に設けたり、抵抗素子を集めてチツプ構造
にした方式を採用していた。前者の場合は、チツプのリ
ペア回数が多い場合などは、高価な多層回路基板の端子
を破壊する恐れがある。後者の場合は、コンピュータの
高速計算に適した配置とは言えない。
そこで、図（ｂ）の拡大図に示す如く、キヤリア基板上
に薄膜抵抗素子40（例えばCr-Si-O）を形成し、その上
にポリイミド絶縁層24から成る多層配線膜44を形成し、
はんだバンプ４（Pb-5％Snはんだ）を通してSi素子に連
結する方式、図（ｃ）の拡大図に示す如く、キヤリア基
板内部に厚膜抵抗素子42を形成する方式、もしくはキヤ
リア基板表面、あるいはスルーホール導体部に厚膜抵抗
素子を形成させる方式等の、キヤリア基板上に素子を形
成することによりトリミングの容易性など高価な多層回
路基板上の薄膜配線層への負担を軽減し、プロセス歩留
り向上などの使い勝手性に優れた構造が可能になる。
に薄膜抵抗素子40（例えばCr-Si-O）を形成し、その上
にポリイミド絶縁層24から成る多層配線膜44を形成し、
はんだバンプ４（Pb-5％Snはんだ）を通してSi素子に連
結する方式、図（ｃ）の拡大図に示す如く、キヤリア基
板内部に厚膜抵抗素子42を形成する方式、もしくはキヤ
リア基板表面、あるいはスルーホール導体部に厚膜抵抗
素子を形成させる方式等の、キヤリア基板上に素子を形
成することによりトリミングの容易性など高価な多層回
路基板上の薄膜配線層への負担を軽減し、プロセス歩留
り向上などの使い勝手性に優れた構造が可能になる。
キヤリア基板上への素子として、抵抗以外に、L,C回路
形成も可能である。
形成も可能である。
本発明のチツプキヤリアはチツプ素子及び接続端子が保
護されるので、フロン等の沸騰による直接冷却構造が可
能となる。
護されるので、フロン等の沸騰による直接冷却構造が可
能となる。
フリツプチツプをチツプキヤリア化したことにより、焼
結W-Niめつきの強い厚膜導体を使用できるため、リペア
化を容易にし、検査性，保守性等の使い勝手である。
結W-Niめつきの強い厚膜導体を使用できるため、リペア
化を容易にし、検査性，保守性等の使い勝手である。
従来の裸フリツプチツプ構造と比べ、ほぼ同等の小型構
造にもかかわらず、耐熱疲労性と耐湿性を１桁向上させ
ることができる。
造にもかかわらず、耐熱疲労性と耐湿性を１桁向上させ
ることができる。
封止部の占める面積が広いことから、第６図に示したバ
ネにかかる加圧構造に対しても、はんだ端子にかかる圧
力が小さくなることから、耐クリープ構造となる。
ネにかかる加圧構造に対しても、はんだ端子にかかる圧
力が小さくなることから、耐クリープ構造となる。
第１図（ａ）は本発明の半導体装置チツプキヤリア実装
構造を示す断面図とその拡大図（ｂ）、第２図は従来の
半導体装置の断面図、第３図は本発明の他の実装構造の
接続プロセスを示す断面図で、（ａ）は接続前、（ｂ）
ははんだ箔の形状、（ｃ）は接合前の状態、（ｄ）は接
合後のもの、第４図は本発明実装構造のマルチチツプ構
造の断面図、第５図は同じく本発明におけるくし歯構造
の断面図、第６図は本発明における放熱スタツド構造の
断面図、第７図は本発明におけるフロン液を用いた場合
の断面図、第８図は本発明におけるキヤリア基板の接続
部を拡大した構造の断面図、第９図は樹脂なし構造の応
用例の断面図、第10図は本発明におけるキヤリア基板の
断面図（ａ）で、（ｂ）は薄膜抵抗の拡大断面図、
（ｃ）は厚膜抵抗の拡大断面図である。 １……冷却板、２……熱伝導グリース、３……Au-20％S
nはんだ、４……Pb-5％Snはんだ、５……スルーホール
導体、６……封止はんだ、７……接着剤、８……多層回
路基板、９……ピン、10……冷却水路、11……冷却板、
12……熱伝導グリース、13……熱伝導板、14……Siチツ
プ、15……樹脂、16……キヤリア基板、17……Pb-60％S
nはんだ、18……プリント板、19……低温はんだ、20…
…カバー、21……高熱伝導性接着物、22……接着物、23
……ボンデイング部、24……絶縁層、25……導体、26…
…W-Niめつき−Auめつき、27……はんだ箔、29……側壁
部、30……フランジ、31……熱伝導ブロツク、32……放
熱スタツド、33……バネ、34……ピン、35……下くし
歯、36……上くし歯、37……フロン液、39……Pb-5％Sn
はんだ、40……薄膜抵抗、41……薄膜メタライズ、42…
…厚膜抵抗、43……スルーホール厚膜抵抗、44……薄膜
配線。
構造を示す断面図とその拡大図（ｂ）、第２図は従来の
半導体装置の断面図、第３図は本発明の他の実装構造の
接続プロセスを示す断面図で、（ａ）は接続前、（ｂ）
ははんだ箔の形状、（ｃ）は接合前の状態、（ｄ）は接
合後のもの、第４図は本発明実装構造のマルチチツプ構
造の断面図、第５図は同じく本発明におけるくし歯構造
の断面図、第６図は本発明における放熱スタツド構造の
断面図、第７図は本発明におけるフロン液を用いた場合
の断面図、第８図は本発明におけるキヤリア基板の接続
部を拡大した構造の断面図、第９図は樹脂なし構造の応
用例の断面図、第10図は本発明におけるキヤリア基板の
断面図（ａ）で、（ｂ）は薄膜抵抗の拡大断面図、
（ｃ）は厚膜抵抗の拡大断面図である。 １……冷却板、２……熱伝導グリース、３……Au-20％S
nはんだ、４……Pb-5％Snはんだ、５……スルーホール
導体、６……封止はんだ、７……接着剤、８……多層回
路基板、９……ピン、10……冷却水路、11……冷却板、
12……熱伝導グリース、13……熱伝導板、14……Siチツ
プ、15……樹脂、16……キヤリア基板、17……Pb-60％S
nはんだ、18……プリント板、19……低温はんだ、20…
…カバー、21……高熱伝導性接着物、22……接着物、23
……ボンデイング部、24……絶縁層、25……導体、26…
…W-Niめつき−Auめつき、27……はんだ箔、29……側壁
部、30……フランジ、31……熱伝導ブロツク、32……放
熱スタツド、33……バネ、34……ピン、35……下くし
歯、36……上くし歯、37……フロン液、39……Pb-5％Sn
はんだ、40……薄膜抵抗、41……薄膜メタライズ、42…
…厚膜抵抗、43……スルーホール厚膜抵抗、44……薄膜
配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荻原 覚 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 宇佐美 光雄 東京都小平市上水本町1450番地 株式会社 日立製作所コンピュータ事業本部デバイス 開発センタ内 (72)発明者 沢畠 守 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 合田 正広 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 九嶋 忠雄 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭59−165446（ＪＰ，Ａ) 特開 昭59−996（ＪＰ，Ａ) 特開 昭58−39043（ＪＰ，Ａ) 特開 昭56−104445（ＪＰ，Ａ) 特開 昭51−147255（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体素子、該半導体素子を搭載するキャ
リア基板、該基板を搭載する多層回路基板、前記半導体
素子の端子とキャリア基板の端子とをフリップチップ接
続するはんだ及び前記キャリア基板の端子と多層回路基
板とを接続するはんだを有するものにおいて、前記半導
体素子とキャリア基板との間に前記半導体素子の熱膨張
係数に近似した熱膨張係数を有する樹脂組成物を充填
し、前記キャリア基板の端子と多層回路基板の端子とを
接続するはんだを外気と遮断するように前記キャリア基
板の全外周部を前記多層回路基板にはんだによって接続
したことを特徴とする半導体集積回路装置。 - 【請求項２】前記樹脂組成物は、熱硬化性樹脂、ゴム状
樹脂、硬化促進剤及びカップリング剤と樹脂成分より熱
膨張係数の小さい無機粉末とを有する特許請求の範囲第
１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61241310A JPH0773110B2 (ja) | 1986-10-13 | 1986-10-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61241310A JPH0773110B2 (ja) | 1986-10-13 | 1986-10-13 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6395637A JPS6395637A (ja) | 1988-04-26 |
| JPH0773110B2 true JPH0773110B2 (ja) | 1995-08-02 |
Family
ID=17072384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61241310A Expired - Lifetime JPH0773110B2 (ja) | 1986-10-13 | 1986-10-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773110B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727925B2 (ja) * | 1988-05-06 | 1995-03-29 | 日本電気株式会社 | 電子機器装置 |
| JPH01282826A (ja) * | 1988-05-09 | 1989-11-14 | Nec Corp | 電子機器装置およびその製造方法 |
| US5019673A (en) * | 1990-08-22 | 1991-05-28 | Motorola, Inc. | Flip-chip package for integrated circuits |
| KR100398714B1 (ko) * | 1994-09-20 | 2003-11-14 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치및그의실장구조체 |
| DE102005046757A1 (de) * | 2005-09-29 | 2007-04-05 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit einer IGBT-Struktur und einer Freilaufstruktur |
-
1986
- 1986-10-13 JP JP61241310A patent/JPH0773110B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6395637A (ja) | 1988-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP3462979B2 (ja) | 半導体装置 | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US4825284A (en) | Semiconductor resin package structure | |
| KR100442695B1 (ko) | 열 방출판이 부착된 플립칩 패키지 제조 방법 | |
| JP2541781B2 (ja) | 半導体チップパッケ―ジ | |
| KR100443399B1 (ko) | 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지 | |
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| JP2001156246A (ja) | 集積回路チップの実装構造および実装方法 | |
| JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
| JPH1117064A (ja) | 半導体パッケージ | |
| JPH0245357B2 (ja) | ||
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH0770677B2 (ja) | モジュ−ル実装構造 | |
| JP2705658B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JPH0283963A (ja) | 有機無機複合多層基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |