JPS63122155A - 半導体チツプの接続バンプ - Google Patents
半導体チツプの接続バンプInfo
- Publication number
- JPS63122155A JPS63122155A JP61267992A JP26799286A JPS63122155A JP S63122155 A JPS63122155 A JP S63122155A JP 61267992 A JP61267992 A JP 61267992A JP 26799286 A JP26799286 A JP 26799286A JP S63122155 A JPS63122155 A JP S63122155A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- metal layer
- bump
- connecting bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体チップに代表される、チップ状の電子
部品を基板上の端子電極群に接続する際の半導体チップ
の接続バンブ（端子）に関するものである。
部品を基板上の端子電極群に接続する際の半導体チップ
の接続バンブ（端子）に関するものである。
従来の技術
従来、電子部品の接続端子と基板上の回路パターン端子
との接続には半田付け（Ｐｂ−３ｎ）がよ（利用されて
いたが、近年、たとえばＩＣＣフラットパッケージの小
型化と接続端子の増加により接続端子間、いわゆるピッ
チ間隔が次第に狭（なり、近年の半田付は技術で対処す
ることが困難になってきた。また最近では電卓、電子時
計あるいは液晶デバイス等にあっては、裸の半導体チッ
プをガラス基板上の透明電極にフェースダウンで直付け
して実装面積の効率的使用と配線の合理化を図ろうとす
る動きがあり、従来法に代わる有効かつ微細な電気的接
続手段が望まれている。裸の半導体チップをガラス基板
上の透明電極に電気的に接続する方法としては、第３３
回応用物理学関係連合講演会、講演Ｎａ５ａ−Ｚｃ−５
（ガラス基板上へのＬＳＩ実装電極形成技術）に示され
ているようにＰｂ−８ｎの半田バンプを用いた方式が発
表されている。半導体チップを直接実装する、いわゆる
フリップチップ実装においては、従来からＰｂ−３ｎか
らなる半田バンプを用いたの力（−般的である。液晶デ
バイス等のガラス基板上の透明電極上への半導体チップ
のダイレクト実装法も種々検討されているが、その主な
方法は透明電極上に蒸着あるいは無電解メッキ法で、Ｐ
ｂ−３ｎ半田と接着性をもつ電極を形成し、この上にｐ
ｂ−３ｎの半田バンブを形成し半導体チップを実装する
方法である。前記の講演会で発表された方式について説
明する。
との接続には半田付け（Ｐｂ−３ｎ）がよ（利用されて
いたが、近年、たとえばＩＣＣフラットパッケージの小
型化と接続端子の増加により接続端子間、いわゆるピッ
チ間隔が次第に狭（なり、近年の半田付は技術で対処す
ることが困難になってきた。また最近では電卓、電子時
計あるいは液晶デバイス等にあっては、裸の半導体チッ
プをガラス基板上の透明電極にフェースダウンで直付け
して実装面積の効率的使用と配線の合理化を図ろうとす
る動きがあり、従来法に代わる有効かつ微細な電気的接
続手段が望まれている。裸の半導体チップをガラス基板
上の透明電極に電気的に接続する方法としては、第３３
回応用物理学関係連合講演会、講演Ｎａ５ａ−Ｚｃ−５
（ガラス基板上へのＬＳＩ実装電極形成技術）に示され
ているようにＰｂ−８ｎの半田バンプを用いた方式が発
表されている。半導体チップを直接実装する、いわゆる
フリップチップ実装においては、従来からＰｂ−３ｎか
らなる半田バンプを用いたの力（−般的である。液晶デ
バイス等のガラス基板上の透明電極上への半導体チップ
のダイレクト実装法も種々検討されているが、その主な
方法は透明電極上に蒸着あるいは無電解メッキ法で、Ｐ
ｂ−３ｎ半田と接着性をもつ電極を形成し、この上にｐ
ｂ−３ｎの半田バンブを形成し半導体チップを実装する
方法である。前記の講演会で発表された方式について説
明する。
第３図に示しであるように半導体チップのＡｌパッド上
にＴｉ−Ｃｒ−Ｎｉの中間金属層を抵抗加熱蒸着及び電
子ビーム蒸着法により形成し、接続バンプ材料９５Ｐｂ
−５３ｎの半田を同方法あるいはメッキ法で形成する。
にＴｉ−Ｃｒ−Ｎｉの中間金属層を抵抗加熱蒸着及び電
子ビーム蒸着法により形成し、接続バンプ材料９５Ｐｂ
−５３ｎの半田を同方法あるいはメッキ法で形成する。
また、ガラス基板上の透明電極上にこの透明電極と密着
性をもつＣｒをそして接続バンブ材料である半田材料と
接着性をもつＣｕ電極を、抵抗加熱蒸着および電子ビー
ム蒸着法により形成する。接続法としては局部加熱方式
を用いている。（約３００℃程度）発明が解決しようと
する問題点 しかしながら斯かる方法にあっては、透明電極上にＣｒ
−Ｃｕの薄膜電極を形成する必要があり、製造コストが
大幅ミアップする。また接続方法は局部加熱方式とはい
え約３００℃という高温接着となり、液晶材料への悪影
響が考えられる。
性をもつＣｒをそして接続バンブ材料である半田材料と
接着性をもつＣｕ電極を、抵抗加熱蒸着および電子ビー
ム蒸着法により形成する。接続法としては局部加熱方式
を用いている。（約３００℃程度）発明が解決しようと
する問題点 しかしながら斯かる方法にあっては、透明電極上にＣｒ
−Ｃｕの薄膜電極を形成する必要があり、製造コストが
大幅ミアップする。また接続方法は局部加熱方式とはい
え約３００℃という高温接着となり、液晶材料への悪影
響が考えられる。
本発明は上記問題点に鑑みて発明されたもので、その目
的とするところはガラス基板上に微細に形成された透明
電極と半導体チップの接続バンプを信鎖性よく電気的接
続を行なうことにある。
的とするところはガラス基板上に微細に形成された透明
電極と半導体チップの接続バンプを信鎖性よく電気的接
続を行なうことにある。
問題点を解決するための手段
上記問題点を解決するために、本発明の半導体チップの
接続バンプは、Ｉｎ−３ｎ合金にＺｎ。
接続バンプは、Ｉｎ−３ｎ合金にＺｎ。
Ｓｂ、Ａｌｌ、Ｔｉ、Ｃｕ等の酸素親和力の高い元素を
添加した合金材料からなる突起電極を、半導体チップの
Ａｌパッド上に中間金属層を介して構成したことを特徴
としている。
添加した合金材料からなる突起電極を、半導体チップの
Ａｌパッド上に中間金属層を介して構成したことを特徴
としている。
作用
本発明は上記した構成によって、従来法のように透明電
極上に無電解メッキ法あるいは蒸着法により金属薄膜を
形成するというような複雑な工程はなく、全体を通じて
の工法も筋単にそしてコストダウンとなる。またこの接
続バンブはＩｎ−３ｎ合金を主体とするもので比較的柔
らかく熱疲労にも強い特性を持っている。またＩｎ−３
ｎ合金を主体とする為、比較的低融点材料であり、接着
時に過大な熱がかからないという特徴も備えている。
極上に無電解メッキ法あるいは蒸着法により金属薄膜を
形成するというような複雑な工程はなく、全体を通じて
の工法も筋単にそしてコストダウンとなる。またこの接
続バンブはＩｎ−３ｎ合金を主体とするもので比較的柔
らかく熱疲労にも強い特性を持っている。またＩｎ−３
ｎ合金を主体とする為、比較的低融点材料であり、接着
時に過大な熱がかからないという特徴も備えている。
実施例
以下本発明の一実施例の半導体チップの接続バンプにつ
いて図面を用いて詳細に説明する。第１図は接続バンブ
の構成された半導体チップの断面図、第２図はこの接続
バンブを有する半導体チップをガラス基板上の透明電極
上に実装した時の断面図である。第３図はＰｂ−３ｎ半
田バンプを有する半導体チップを透明電極上に実装した
時の断面図である。
いて図面を用いて詳細に説明する。第１図は接続バンブ
の構成された半導体チップの断面図、第２図はこの接続
バンブを有する半導体チップをガラス基板上の透明電極
上に実装した時の断面図である。第３図はＰｂ−３ｎ半
田バンプを有する半導体チップを透明電極上に実装した
時の断面図である。
１はシリコン基板、２はＡｊ！ｉ極、３は表面保護膜、
４は中間金属層、５は接続バンブ、６は透明電極、７は
液晶、８はガラス基板、９は半田バンブの流れ防止膜（
Ｃｒ）、１０は９５Ｐｂ−５＄ｎの半田バンブ、１１は
Ｃｒ−Ｃｕの金属層である。
４は中間金属層、５は接続バンブ、６は透明電極、７は
液晶、８はガラス基板、９は半田バンブの流れ防止膜（
Ｃｒ）、１０は９５Ｐｂ−５＄ｎの半田バンブ、１１は
Ｃｒ−Ｃｕの金属層である。
本発明の接続バンプの形成法を説明する。シリコン基板
１上にＡ１電極を形成し、Ｓ ｉ Ｏ２等の表面保護膜
を形成する。前記、１６ｋｊｌ電極上にＣｒ。
１上にＡ１電極を形成し、Ｓ ｉ Ｏ２等の表面保護膜
を形成する。前記、１６ｋｊｌ電極上にＣｒ。
Ｔｉ等のＡｌ電極のバリア層とＣｕ、Ａｕ等の接着強度
強化層からなる中間金属層を形成する。これら金属膜は
蒸着法あるいは無電解メッキ法により形成する０次にＩ
ｎ−Ｓｎを基材とし、含有するＺｎ、Ｓｂ、Ａｊ、Ｔｉ
、Ｃｕ等の添加元素の濃度が１０重量％以内とする接続
バンブを同様に蒸着法、ディップ法あるいは合金箔の熱
転写法により形成する。接続方法は加熱溶融あるいは超
音波を付加した方法あるいは必要に応じ局部加熱方式を
用いてもよい。
強化層からなる中間金属層を形成する。これら金属膜は
蒸着法あるいは無電解メッキ法により形成する０次にＩ
ｎ−Ｓｎを基材とし、含有するＺｎ、Ｓｂ、Ａｊ、Ｔｉ
、Ｃｕ等の添加元素の濃度が１０重量％以内とする接続
バンブを同様に蒸着法、ディップ法あるいは合金箔の熱
転写法により形成する。接続方法は加熱溶融あるいは超
音波を付加した方法あるいは必要に応じ局部加熱方式を
用いてもよい。
以上のようにＩｎ−Ｓｎを基材とする合金にＺｎ、Ｓｂ
、ＡＩ、Ｔｉ、Ｃｕ等の酸素親和力の高い元素を添加し
た合金材料を半導体チップの接続バンプとして構成する
ことにより、従来法のように透明電極上に無電解メッキ
法あるいは蒸着法により金属薄膜を形成することもなく
ダイレクトに実装することができる。
、ＡＩ、Ｔｉ、Ｃｕ等の酸素親和力の高い元素を添加し
た合金材料を半導体チップの接続バンプとして構成する
ことにより、従来法のように透明電極上に無電解メッキ
法あるいは蒸着法により金属薄膜を形成することもなく
ダイレクトに実装することができる。
発明の効果
以上のように本発明はＩ ｎ７ｓｎを基材とする合金に
Ｚ ｎ、Ｓ ｂ＊ Ａ ｌ＋ Ｔ Ｌ＋ Ｃｕ等の酸素
親和力の高い元素を添加した合金材料を半導体チップの
接続バンプとして構成することにより、従来法のように
透明電極上に無電解メッキ法あるいは蒸着法により金属
薄膜を形成することな（ダイレクトに実装できる。この
ことより従来に比べ大幅なコストダウンが図れるものと
言える。また本発明の接続バンプはＩｎ−５ｎを主体と
するため、比較的低融点材料であり、接着時に過大な熱
がかからないという特徴も備えている。
Ｚ ｎ、Ｓ ｂ＊ Ａ ｌ＋ Ｔ Ｌ＋ Ｃｕ等の酸素
親和力の高い元素を添加した合金材料を半導体チップの
接続バンプとして構成することにより、従来法のように
透明電極上に無電解メッキ法あるいは蒸着法により金属
薄膜を形成することな（ダイレクトに実装できる。この
ことより従来に比べ大幅なコストダウンが図れるものと
言える。また本発明の接続バンプはＩｎ−５ｎを主体と
するため、比較的低融点材料であり、接着時に過大な熱
がかからないという特徴も備えている。
第１図は接続バンプの構成された半導体チップの断面図
、第２図はこの接続バンプを有する半導体チップをガラ
ス基板上の透明電極上に実装した時の断面図、第３図は
９５Ｐｂ−５３ｎの半田バンプを有する半導体チップを
透明電極上に実装した時の断面図である。 ｌ・・・・・・シリコン基板、２・・・・・・ＡＩ！電
極、３・・・・・・表面保護膜、４・・・・・・中間金
属層、４°・・・・・・Ｔ ｉ −Ｃｒ−Ｎｉの中間金
属層、５・・・・・・Ｉｎ−３ｎ基体で酸素親和力の高
い元素を添加した合金（接続バンプ）、６・・・・・・
透明電掻、７・・・・・骨夜晶、８・・・・・・ガラス
基板、９・・・・・・Ｃｒの半田バンプの流れ防止膜、
１０・・・・・・９５Ｐｂ−５Ｓｎの半田バンプ、１１
・・・・・・Ｃｒ−Ｃｕの金属薄膜。
、第２図はこの接続バンプを有する半導体チップをガラ
ス基板上の透明電極上に実装した時の断面図、第３図は
９５Ｐｂ−５３ｎの半田バンプを有する半導体チップを
透明電極上に実装した時の断面図である。 ｌ・・・・・・シリコン基板、２・・・・・・ＡＩ！電
極、３・・・・・・表面保護膜、４・・・・・・中間金
属層、４°・・・・・・Ｔ ｉ −Ｃｒ−Ｎｉの中間金
属層、５・・・・・・Ｉｎ−３ｎ基体で酸素親和力の高
い元素を添加した合金（接続バンプ）、６・・・・・・
透明電掻、７・・・・・骨夜晶、８・・・・・・ガラス
基板、９・・・・・・Ｃｒの半田バンプの流れ防止膜、
１０・・・・・・９５Ｐｂ−５Ｓｎの半田バンプ、１１
・・・・・・Ｃｒ−Ｃｕの金属薄膜。
Claims (1)
- Ｉｎ−Ｓｎを機材として、Ｚｎ，Ｓｂ，Ａｌ，Ｔｉ，Ｃ
ｕ等の酸素親和力の大きい元素を、１０重量％以内の範
囲で少なくとも１種類以上添加した合金材料からなる突
起電極を、半導体チップのＡｌパッド上に中間金属層を
介して構成したことを特徴とする半導体チップの接続バ
ンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267992A JPS63122155A (ja) | 1986-11-11 | 1986-11-11 | 半導体チツプの接続バンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267992A JPS63122155A (ja) | 1986-11-11 | 1986-11-11 | 半導体チツプの接続バンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122155A true JPS63122155A (ja) | 1988-05-26 |
Family
ID=17452405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61267992A Pending JPS63122155A (ja) | 1986-11-11 | 1986-11-11 | 半導体チツプの接続バンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122155A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
| EP0887851A3 (en) * | 1997-06-23 | 1999-08-18 | Ford Motor Company | Method of forming interconnections on electronic modules |
| US6097314A (en) * | 1997-01-31 | 2000-08-01 | Daimlerchrysler Ag | Process and apparatus for assisting in the parking of a motor vehicle |
| JP2003529493A (ja) * | 2000-03-31 | 2003-10-07 | アンテリテック（インテリジェント・テクノロジーズ） | モータ駆動車両のスロット駐車を管理する方法及びデバイス |
| JP2007505298A (ja) * | 2003-09-12 | 2007-03-08 | バレオ・シャルター・ウント・ゼンゾーレン・ゲーエムベーハー | 車両の周囲にある障害物の輪郭を検出するための方法およびコンピュータプログラム |
| US8130120B2 (en) | 2007-02-27 | 2012-03-06 | Toyota Jidosha Kabushiki Kaisha | Parking assistance device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5761285A (en) * | 1980-08-01 | 1982-04-13 | Lohja Ab Oy | Method of rorming electrically conductive buried member in thin film |
| JPS58141540A (ja) * | 1982-02-17 | 1983-08-22 | Sharp Corp | 半導体装置 |
-
1986
- 1986-11-11 JP JP61267992A patent/JPS63122155A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5761285A (en) * | 1980-08-01 | 1982-04-13 | Lohja Ab Oy | Method of rorming electrically conductive buried member in thin film |
| JPS58141540A (ja) * | 1982-02-17 | 1983-08-22 | Sharp Corp | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
| US6097314A (en) * | 1997-01-31 | 2000-08-01 | Daimlerchrysler Ag | Process and apparatus for assisting in the parking of a motor vehicle |
| EP0887851A3 (en) * | 1997-06-23 | 1999-08-18 | Ford Motor Company | Method of forming interconnections on electronic modules |
| US6082610A (en) * | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
| US6250541B1 (en) | 1997-06-23 | 2001-06-26 | Visteon Global Technologies, Inc. | Method of forming interconnections on electronic modules |
| JP2003529493A (ja) * | 2000-03-31 | 2003-10-07 | アンテリテック（インテリジェント・テクノロジーズ） | モータ駆動車両のスロット駐車を管理する方法及びデバイス |
| JP2007505298A (ja) * | 2003-09-12 | 2007-03-08 | バレオ・シャルター・ウント・ゼンゾーレン・ゲーエムベーハー | 車両の周囲にある障害物の輪郭を検出するための方法およびコンピュータプログラム |
| JP4927541B2 (ja) * | 2003-09-12 | 2012-05-09 | バレオ・シャルター・ウント・ゼンゾーレン・ゲーエムベーハー | 車両の周囲にある障害物の輪郭を検出するための方法およびコンピュータプログラム |
| US8130120B2 (en) | 2007-02-27 | 2012-03-06 | Toyota Jidosha Kabushiki Kaisha | Parking assistance device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6608381B1 (en) | Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof | |
| US6082610A (en) | Method of forming interconnections on electronic modules | |
| JP4334647B2 (ja) | 半導体デバイス上に導電性バンプを形成する方法 | |
| US7449406B2 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| JPH10509278A (ja) | フリップ・チップ技術のコアメタルのハンダ・ノブ | |
| CN101030546B (zh) | 电容安装方法 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JPS63122155A (ja) | 半導体チツプの接続バンプ | |
| JP2004047510A (ja) | 電極構造体およびその形成方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| KR100499722B1 (ko) | 칩형 반도체 소자 | |
| JPS63168028A (ja) | 微細接続構造 | |
| KR100744149B1 (ko) | 은 범프를 이용한 반도체 패키지 구조 및 형성 방법 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPS6057957A (ja) | 接続構造 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPH0283963A (ja) | 有機無機複合多層基板およびその製造方法 | |
| TW483057B (en) | Semiconductor device with bump electrode | |
| JPS6348848A (ja) | 半導体チツプの接続構造 | |
| JPH0357222A (ja) | 半導体集積回路装置 | |
| JPH10233399A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH0864711A (ja) | 半導体用パッケージ | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 |