JPH0284091A - モータやソレノイドなどの組込み用制御回路およびその接続方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、分散制御されるモータやソレノイドなどの
制御回路に係り、特に、マイクロコンピュータ等からの
制御信号による制御の他に、負荷電源からの通電の有無
のみでも制御可能なモータやソレノイドなどの組込み用
制御回路およびその接続方法に関する。

〔従来の技術〕

従来のモータやソレノイドなどの制御回路としては、古
くは制御部とモータやソレノイドなどの負荷自身とを分
離して、制御部をその制御信号の発生部、例えば、マイ
クロコンピュータ等の近くに配置し、負荷自身を駆動機
構と一体となるように取付けていた。また、最近では分
散制御の一形態として、制御部を負荷の近くに配置して
制御信号の発生元と分離する方式が採られ、さらに進め
て制御部を負荷に組込んだ方式も採られるようになって
きている。

これらの方式は、前者の制御部を制御信号発生元近くに
配置する分離方式と比べて、負荷に対する電力用の配線
を制御部まで引きまわす必要がないので、電力損失が低
減できる上に、電力用の配線より制御信号用配線は細く
てよいため費用やスペースの点でも有利である。さらに
、ＡＣｌｏｏＶなどの電力線を引きまわす場合には、安
全上からの制服があるので安全性を満足させる配線を行
う必要があるのに対して、制御信号用の配線はそれらの
制限も少く安全性を満足させると共に低コストとなるな
どの利点もある。このような多くの利点から、制御部を
制御信号発生元から分離し、負荷の近くに、あるいは負
荷に組込む方式が一般的となっている。

〔発明が解決しようとする課題〕

しかしながら、前述した制御部を制御信号元から分離し
て負荷の近くに配置したり、負荷に組込んだりした制御
回路については、その動作条件が成立している場合は勿
論問題がないが、従来の古い方式の負荷自身の電源をオ
ン・オフして制御する方式の部品またはユニットとして
使用する場合のように、別の方式に使用する場合には、
端子を追加してコネクタの結線を一部変更し、この制御
用の信号を新しく入力しないと動作しないという欠点が
ある。この欠点を避ける一つの方法としては、負荷に対
して電源と制御信号という二つの入力がある場合に、制
御信号を入れない状態、すなわち、接続しないオープン
状態では負荷が動作するように信号の極性を設定する方
法がある。しかし、この方法は正規の使用時に制御信号
入力が誤って外れた場合にも負荷が動作することになっ
てしまうので、安全性の面から通常は採用されない。

従って共用ができないため、保守用として従来の電源の
オン・オフで制御する負荷と、制御信号で制御する負荷
の２種類の負荷を用意しておかなければならなかった。

そこで、本発明の目的は、制御信号または電源のオン・
オフどちらかの方式によっても負荷の制御動作が接続を
変えるだけで容易に可能な、モータやソレノイドなどの
組込み用制御回路およびその接続方法を提供するにある
。

〔課題を解決するための手段〕

本発明に係るモータやソレノイドなどの組込み用制御回
路は、負荷のオン・オフ状態を制御するための制御信号
入力をレベル変換して内部回路に伝送する制御信号イン
タフェースと、該制御信号インタフェースから伝送され
る信号に応答して負荷を駆動制御する負荷制御回路とを
備えるモータやソレノイドなどの組込み用制御回路にお
いて、 前記制御信号インタフェースの２個の入力接続端子の少
なくとも１個がオープン状態の場合に前記負荷制御回路
が動作しないように該入力接続端子の極性を高レベル側
と低レベル側とに設定し、さらに負荷に供給する電源の
オン・オフ状態に応答した制御信号を発生する制御信号
発生回路を設けたことを特徴とする。

前記のモータやソレノイドなどの組込み用制御回路にお
いて、外部からの制御信号により動作するようにするに
は、制御信号インタフェースの２個の入力接続端子の一
方の高レベル側接続端子を、負荷用電源とは独立した制
御信号用電源線に接続し、他方の低レベル側接続端子を
外部の制御信号線に接続し、内部の制御信号発生回路の
出力接続端子はオープン状態にすればよい。

また、負荷用電源のオン・オフにより動作させるには、
制御信号インタフェースの２個の入力接続端子の一方の
高レベル側接続端子を、制御信号発生回路の出力接続端
子に接続し、他方の低レベル０！１１接続端子を接地端
子に接続すればよい。

〔作用〕

本発明に係るモータやソレノイドなどの組込み用制御回
路によれば、制御信号インタフェースの２個の入力接続
端子に対し該入力接続端子の極性を高レベル側と低レベ
ルαりとに設定すると共に、内部に制御信号発生回路を
設けたことにより、外部からの制御信号による負荷の制
御は勿論のこと、制御回路部の接続端子の接続方法を変
更するだけで、負荷用電源のオン・オフ動作による負荷
の制御を行うことができる。単に、制御信号インタフェ
ースの入力接続端子に制御信号線を接続しない場合には
、負荷の電源が通電していても、負荷はオン状態になら
ず、制御信号インタフェースの入力接続端子に制御信号
発生回路からの制御信号を入れることによって始めて、
負荷をオン状態にすることができる。この場合、負荷を
オフ状態にするには負荷の電源をオフすればよい。

〔実施例〕

次に、本発明に係るモータやソレノイドなどの組込み用
制御回路およびその接続方法の実施例につき、添付図面
を参照しながら以下詳細に説明する。

第１図は、本発明の一実施例を示すモータやソレノイド
組込み用制御回路の回路構成図である。第１図において
、参照符号１０はモータやソレノイドなどの組込み用制
御回路を示し、このモータやソレノイドなどの組込み用
制御回路ｌＯは制御信号インタフェース２０を介して制
御信号を受け、負荷制御回路３０により負荷のオン・オ
フ制御を行、たり、あるいはチクソバ制御を行って発生
電力を可変したりするものである。なお、制御信号イン
タフェース２０は制御信号のレベル変換を行うと共に、
電力系と信号系の電位を分離することも行う。

このモータやソレノイドなどの組込み用制御回路１０は
、接続端子ＡＩ、Ａ２．Ｂｌ、Ｂ２゜ＣＩ、Ｃ２，Ｄの
各端子を有し、接続端子Ｂ１は正の電源線接続端子であ
り、接続端子Ｂ１につながる内部回路は、制御信号発生
回路４０および制御信号インタフェース２０の電源側配
線である。この実施例の場合、接続端子Ｂ１は、抵抗４
１の一端およびフォトカブラ内受光トランジスタ２３の
コレクタに接続され、さらに内部で接続端子Ａ１に接続
される。

接続端子りは、制御信号発生回路４０の出力端子であり
、ここでは抵抗４１の他端に接続される。

接続端子ＣＩ、Ｃ２は、制御信号インタフェース２０の
入力端子であり、この実施例では、抵抗２１とフォトカ
プラ内発光ダイオード２２との直列回路を接続する。接
続端子ＣＩには、この直列回路の抵抗２１を接続して高
レベル側端子とし、接続端子Ｃ２にはフォトカブラ内発
光ダイオード２２のカソードを接続して低レベル側端子
として設定する。

接続端子Ａ２は負荷制御回路３０の出力端子であり、こ
こでは、負荷制御回路３０は抵抗３１．３２と出力トラ
ンジスタ３３とから構成され、この出力トランジスタ３
３のコレクタ端子が出力端子となっている。抵抗３１の
一端は出力トランジスタ３３のベースおよび抵抗３２に
接続され、他端はフォトカブラ内受光トランジスタ２３
のエミッタに接続される。

接続端子Ｂ２は接地端子であり、ここでは負荷制御回路
３０内の抵抗３２と出力トランジスタ３３のエミッタと
が接続される。

このように構成されるモータやソレノイドなどの組込み
用制御回路１０　（以下、組込み用制御回路と称する）
の接続端子ＡＩ、Ａ２間には、第１図の実施例では負荷
としてソレノイド５０およびフリーホイールダイオード
５１が接続され、接続端子Ｂｌ、８２間にはＤＣ２４Ｖ
（７）負荷用電源が接続される。

次に、外部からの制御信号によって負荷の制御を行う場
合の、この組込み用制御回路１０の端子の接続方法とそ
の動作について、第１図および第２図を用いて説明する
。

第２図で示すように、外部の制御信号発生元はこの場合
マイクロコンピュータ（以下ＣＰＵと称する）６０とし
、ＣＰＵ６０の出力端子ＯＵＴと組込み用制御回路１０
の低レベル側入力端子Ｃ２とをインバータ６１を介して
接続する。高レベル側入力端子Ｃ１には、電力系の負荷
用電源７０と独立した゛信号系の電源Ｖｃｃを接続する
。接ｖｔ端子Ｂｌ、８２間には、負荷用電源７０のＤＣ
２４Ｖ配線を接続する。組込み用制御回路１０内部の制
御信号発生回路４０の出力端子である接続端子りはオー
プン状態にする。負荷であるソレノイド５０とフリーホ
イールダイオード５１とは、接続端子ＡＩ、Ａ２間に並
列に接続する。

このように接続した後に、ＣＰＵ６０のＯＵＴ端子から
ハイレベル信号（以下、ハイレベルをＨ，ローレベルを
Ｌと称する）が出力されると、インバータ６１により反
転されてＬ信号として組込み用制御回路１０の低レベル
側入力端子Ｃ２に入力される。従って、第１図から明ら
かなように端子Ｃ２の電圧が低くなるため、電源Ｖｃｃ
から高レベル側入力端子ＣＩ、抵抗２１を介して制御信
号インタフェース２０内の発光ダイオード２２に電流が
供給され、発光する。

この発光により受光トランジスタ２３がオン状態となり
、負荷用電源７０から端子Ｂｌ、受光トランジスタ２３
のコレクタ・エミッタおよび抵抗３１を介して負荷制御
回路３０の出力トランジスタ３３のベースに電流が供給
され、出力トランジスタ３３がオン状態となる。これに
より、接続端子Ａ２は接地端子Ｂ２と導通状態となるた
め、負荷のソレノイド５０の両端に負荷用電源７０が印
加され、ソレノイド５０がオン動作する。ＣＰＵ６０の
ＯＵＴ端子がＬ信号になると、組込み用制御回路１０の
低レベル側入力端子Ｃ２にはＨ信号が入力されるため、
接続端子Ｃ２の電位が電源Ｖｃｅ近くまで上昇し、制御
信号インタフェース２０内の発光ダイオード２２にほと
んど電流が供給されなくなり発光が停止する。従って、
受光トランジスタ２３がオフ状態となり、出力ｔランジ
スタ３３へのベース電流供給が停止し、出力トランジス
タ３３もオフ状態となる。接続端子Ａ２と８２間が非導
通状態となり、ソレノイド５０はオフ状態になる。この
時負荷のソレノイド５０に蓄えられていたエネルギによ
って、負荷電流がフリーホイールダイオード５１を通っ
て環流する。このように、ＣＰＵ６０からの制御信号に
より、負荷のソレノイド５０をオン・オフ制御できるこ
とが判る。なお、入力接続端子Ｃ１またはＣ２の少なく
ともどちらか一方の接続が外れてオープン状態となった
場合には、制御信号インクフェース２０内の発光ダイオ
ード２２に電流が流れないため発光せず、従って、負荷
用電源７０が端子Ｂｌ、Ｂ２間に印加されていてもソレ
ノイド５０をオン動作させることはない。

次いで、負荷用電源７０のオン・オフ動作により負荷を
制御する場合の、この組込み用制御回路１０の端子の接
続方法とその動作について、第１図と第３図を用いて説
明する。

第３図で示すように、ＣＰＵ６０の出力端子ＯＵＴと電
磁リレー８０のコイルＸ側とをインバータ６エを介して
接続する。負荷用電源７０のプラス側と組込み用制御回
路１０の接続端子Ｂ１とを電磁リレー８０の常開接点Ｘ
を介して接続する。制御信号発生回路４０の出力端子り
と高レベル側入力端子Ｃ１とを接続し、低レベル側入力
端子Ｃ２と接続端子Ｂ２とを接続して接地すると共に、
負荷用電源７０のマイナス側も接地する。接続端子ＡＩ
、Ａ２間には、ソレノイド５０とフリーホイールダイオ
ード５１とを並列に接続する。

このように接続することにより、負荷用電源のオン・オ
フ動作によって負荷のオン・オフ状態を制御できること
を以下説明する。

まず、ＣＰＵ６０のＯＵＴ端子からＨ信号が出力される
とインバータ６１により反転されＬ信号となって、この
Ｌ信号が電磁リレー８０に入力される。これにより、コ
イルＸに励磁電流が流れ接点Ｘが閉状態となり、負荷用
電源７０の＋２４Ｖが組込み用制御回路１０の接続端子
Ｂ１に印加される。接続端子りとＣＩが接続され、接続
端子Ｃ２と８２が接続されると共に接地されているので
、第１図から明らかなように、接続端子Ｂ１に電圧が印
加されることにより、抵抗４１．抵抗２１を介して電流
が発光ダイオード２２に供給され、発光する。従って、
受光トランジスタ２３がオン状態となり、出力トランジ
スタ３３０ベースを駆動するため出力トランジスタ３３
もオン状態となる。これにより接続端子Ａ２は接続端子
Ｂ２と導通状態となり、ソレノイド５０の両端に負荷用
電源７０の電圧が印加され、ソレノイド５０がオン動作
する。

次に、ＣＰＵ６０のＯＵＴ端子がＬ信号になると、電磁
リレー８０にＨ信号が入力される。

これにより、電磁リレー８０のコイルＸへの励磁電流が
なくなり、接点Ｘが開状態となり、接続端子Ｂｌへは電
圧が印加されない、従って、ソレノイド５０にも電圧が
印加されずオフ状態となる。

以上、説明したように同一の組込み用制御回路１０を使
用して、端子の接続方法を変更するだけで、外部からの
制御信号によっても、また、負荷用電源のオン・オフ動
作によっても負荷のオン・オフ制御が可能である。

〔発明の効果〕

前述した実施例から明らかなように、本発明によれば、
制御信号インタフェースの２個の入力接続端子に対し、
高レベル側と低レベル例の極性を設定すると共に、内部
に制御信号発生回路を設けることによって、同一のモー
タやソレノイドなどの組込み用制御回路を使用しても、
コネクタの結線を一部変更して新たな外部信号入力線を
追加することなく、端子の接続方法を変更するだけで、
外部からの制御信号によっても、負荷用電源の通電の有
無のみによっても、負荷のオン・オフ状態を制御するこ
とができる。

従って、本発明によれば、従来、負荷への通電の有無で
制御していた負荷を、ＣＰＵからの制御信号によりオン
・オフ制御できるよ′うに機能向上を容易に行うことが
できるし、従来の制御方式のままでも使用できるため、
制御回路が組込まれた負荷と組込まれていない負荷の２
　ｆｆ類を保守用として用意する必要がなく、本発明の
新規な制御回路を組込んだ負荷の１種類だけを用意して
おけば従来用にも共用できるので、保守用部品の管理面
や経済的な面でも育利である。

以上、本発明の好適な実施例について説明したが、本発
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において種々の設計変更をなし得るこ
とは勿論である。

【図面の簡単な説明】

第１図は本発明に係るモータやソレノイドなどの組込み
用制御回路の一実施例を示す回路図、第２図は第１図の
本発明に係る実施例の制御回路を用いて外部からの制御
信号により負荷を制御する場合の接続方法を示す回路図
、第３図は第１図の本発明に係る実施例の制御回路を用
いて負荷用電源の通電の有無により負荷を制御する場合
の接続方法を示す回路図である。 １０、、、モータやソレノイドなどの組込み用制御回路 ２０、、、制御信号インタフェース ２１、、、抵抗　　　　　　２２．、、発光ダイオード
２３、、、受光トランジスタ　３ｏ１１、負荷制御回路
３１．３２．、、抵抗　　　　３３．、、出力トランジ
スタ４０、、、制御信号発生回路　４１．、、抵抗５０
、、、ソレノイド ５１、、、フリーホイールダイオード ６０、、、　ＣＰ　Ｕ　　　　　　６１．、、インバー
タ７０、、。 負荷用電源 ８０、、。 電磁リレー

Claims (3)

【特許請求の範囲】
1. （１）負荷のオン・オフ状態を制御するための制御信号
   入力をレベル変換して内部回路に伝送する制御信号イン
   タフェースと、該制御信号インタフェースから伝送され
   る信号に応答して負荷を駆動制御する負荷制御回路とを
   備えるモータやソレノイドなどの組込み用制御回路にお
   いて、 前記制御信号インタフェースの２個の入力接続端子の少
   なくとも１個がオープン状態の場合に前記負荷制御回路
   が動作しないように該入力接続端子の極性を高レベル側
   と低レベル側とに設定し、さらに負荷に供給する電源の
   オン・オフ状態に応答した制御信号を発生する制御信号
   発生回路を設けたことを特徴とするモータやソレノイド
   などの組込み用制御回路。
2. （２）制御信号インタフェースの２個の入力接続端子の
   一方の高レベル側接続端子を、負荷用電源とは独立した
   制御信号用電源線に接続し、他方の低レベル側接続端子
   を外部の制御信号線に接続し、内部の制御信号発生回路
   の出力接続端子はオープン状態とすることによって、外
   部からの制御信号に基づいて請求項１記載の回路を動作
   するように構成したモータやソレノイドなどの組込み用
   制御回路の接続方法。
3. （３）制御信号インタフェースの２個の入力接続端子の
   一方の高レベル側接続端子を、制御信号発生回路の出力
   接続端子に接続し、他方の低レベル側接続端子を接地端
   子に接続することによって、負荷用電源のオン・オフ動
   作に基づいて請求項１記載の回路を動作するように構成
   したモータやソレノイドなどの組込み用制御回路の接続
   方法。