JPH028437Y2 - - Google Patents
Info
- Publication number
- JPH028437Y2 JPH028437Y2 JP1982202376U JP20237682U JPH028437Y2 JP H028437 Y2 JPH028437 Y2 JP H028437Y2 JP 1982202376 U JP1982202376 U JP 1982202376U JP 20237682 U JP20237682 U JP 20237682U JP H028437 Y2 JPH028437 Y2 JP H028437Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tuning
- resistor
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
本考案は、テレビジヨンに用いられるVHFチ
ユーナの段間複同調回路に関し、供給電力のオ
ン、オフ時に生じる同調コイルの自己誘導電圧に
よる電界効果トランジスタの破壊防止と、部品点
数の削減とを計ることを目的とする。
ユーナの段間複同調回路に関し、供給電力のオ
ン、オフ時に生じる同調コイルの自己誘導電圧に
よる電界効果トランジスタの破壊防止と、部品点
数の削減とを計ることを目的とする。
第１図は従来のVHFチユーナの段間複同調回
路を示す回路図である。図中、１は高周波増幅素
子である電界効果トランジスタ、２は電界効果ト
ランジスタ１のソース直流バイアス抵抗、３，
７，１４，１６，１９はそれぞれ接地コンデン
サ、４，２０は補正コンデンサ、５，２１は同調
素子であるバラクタダイオード、６，１８は受信
バンド切換素子であるスイツチングダイオード、
８，１７はダンピング用の抵抗、９〜１２は同調
コイル、１３は結合コイル、２２は駆動電源であ
り、抵抗１５及び複同調回路を介して電界効果ト
ランジスタ１に電力を供給する。２３は電界効果
トランジスタ１の出力容量及びストレー容量等を
含む１次側の並列等価容量であり、２４は次段の
入力容量及びストレー容量等を含む２次側の並列
等価容量である。
路を示す回路図である。図中、１は高周波増幅素
子である電界効果トランジスタ、２は電界効果ト
ランジスタ１のソース直流バイアス抵抗、３，
７，１４，１６，１９はそれぞれ接地コンデン
サ、４，２０は補正コンデンサ、５，２１は同調
素子であるバラクタダイオード、６，１８は受信
バンド切換素子であるスイツチングダイオード、
８，１７はダンピング用の抵抗、９〜１２は同調
コイル、１３は結合コイル、２２は駆動電源であ
り、抵抗１５及び複同調回路を介して電界効果ト
ランジスタ１に電力を供給する。２３は電界効果
トランジスタ１の出力容量及びストレー容量等を
含む１次側の並列等価容量であり、２４は次段の
入力容量及びストレー容量等を含む２次側の並列
等価容量である。
以下第１図に基づいて従来のチユーナの段間複
同調回路について動作を説明する。
同調回路について動作を説明する。
まず、スイツチングダイオード６，１８のアノ
ード側に正電圧が加えられると、スイツチングダ
イオード６，１８がオン状態になり、同調コイル
９が接地コンデンサ７を介して高周波的に接地さ
れ、このインダクタンスとバラクタダイオード
５、補正コンデンサ４の容量及び１次側並列等価
容量２３等により、ハイバンド（たとえば米国に
おける第13〜第７チヤンネル）を受信する１次側
同調回路が形成され、同様に同調コイル１１が接
地コンデンサ１９を介して高周波的に接地され、
このインダクタンスとバラクタダイオード２１、
補正コンデンサ２０の容量及び２次側並列等価容
量２４等により２次側同調回路が形成されてハイ
バンド受信の複同調回路になる。
ード側に正電圧が加えられると、スイツチングダ
イオード６，１８がオン状態になり、同調コイル
９が接地コンデンサ７を介して高周波的に接地さ
れ、このインダクタンスとバラクタダイオード
５、補正コンデンサ４の容量及び１次側並列等価
容量２３等により、ハイバンド（たとえば米国に
おける第13〜第７チヤンネル）を受信する１次側
同調回路が形成され、同様に同調コイル１１が接
地コンデンサ１９を介して高周波的に接地され、
このインダクタンスとバラクタダイオード２１、
補正コンデンサ２０の容量及び２次側並列等価容
量２４等により２次側同調回路が形成されてハイ
バンド受信の複同調回路になる。
次に、スイツチングダイオード６，１８がオフ
状態では同調コイル９，１０と結合コイル１３の
合成インダクタンスとバラクタダイオード５、補
正コンデンサ４の容量及び１次側並列等価容量２
３等により、ローバンド（たとえば米国における
第６〜第２チヤンネル）を受信する１次側同調回
路が形成され、同様に同調コイル１１，１２と結
合コイル１３の合成インダクタンスと、バラクタ
ダイオード２１、補正コンデンサ２０の容量及び
２次側並列等価容量２４等により２次側同調回路
が形成されてローバンド受信の複同調回路にな
る。
状態では同調コイル９，１０と結合コイル１３の
合成インダクタンスとバラクタダイオード５、補
正コンデンサ４の容量及び１次側並列等価容量２
３等により、ローバンド（たとえば米国における
第６〜第２チヤンネル）を受信する１次側同調回
路が形成され、同様に同調コイル１１，１２と結
合コイル１３の合成インダクタンスと、バラクタ
ダイオード２１、補正コンデンサ２０の容量及び
２次側並列等価容量２４等により２次側同調回路
が形成されてローバンド受信の複同調回路にな
る。
なお、ハイバンド受信時とローバンド受信時と
では次段回路へ伝達される信号レベルに差があ
り、このバンド間利得偏差を低域する必要がある
ため、同調コイル１０，１２にはおのおの並列に
抵抗が設けられ、同調回路のダンピングを行なつ
ていた。又、電界効果トランジスタ１の駆動電力
は結合コイル１３と接地コンデンサ１４との接続
部から抵抗１５を介して供給されていた。
では次段回路へ伝達される信号レベルに差があ
り、このバンド間利得偏差を低域する必要がある
ため、同調コイル１０，１２にはおのおの並列に
抵抗が設けられ、同調回路のダンピングを行なつ
ていた。又、電界効果トランジスタ１の駆動電力
は結合コイル１３と接地コンデンサ１４との接続
部から抵抗１５を介して供給されていた。
しかしながら、上記の従来の回路では下記のよ
うな問題があつた。
うな問題があつた。
(イ) 電界効果トランジスタ１のドレイン電極と駆
動電源２２間には、同調コイル９，１０と結合
コイル１３とによる大きな合成インダクタンス
が存在するので電源のオン、オフ時に発生する
自己誘導電圧が高く、抵抗１５だけではそのパ
ルス電圧を充分吸収できないため、電界効果ト
ランジスタ１が劣化あるいは破壊されやすかつ
た。
動電源２２間には、同調コイル９，１０と結合
コイル１３とによる大きな合成インダクタンス
が存在するので電源のオン、オフ時に発生する
自己誘導電圧が高く、抵抗１５だけではそのパ
ルス電圧を充分吸収できないため、電界効果ト
ランジスタ１が劣化あるいは破壊されやすかつ
た。
(ロ) 同調コイル１０，１２におのおの並列に抵抗
８，１７が設けられていたので、部品点数が多
くなり、また、取付けスペースの点で他部品の
配置に大きな制限を与えていた。
８，１７が設けられていたので、部品点数が多
くなり、また、取付けスペースの点で他部品の
配置に大きな制限を与えていた。
本考案は上記のような従来の欠点に鑑みてなさ
れたものであり、以下図面を参照しつつ本考案に
よるチユーナの段間複同調回路を説明する。
れたものであり、以下図面を参照しつつ本考案に
よるチユーナの段間複同調回路を説明する。
第２図は本考案によるチユーナの段間複同調回
路を示す回路図であり、第１図と同一部分には同
一の符号を付けている。第２図の回路が第１図の
従来回路と異なる第１の点は、電界効果トランジ
スタ１の駆動電力供給端の相違にある。即ち従来
回路では抵抗１５を介して結合コイル１３と接地
コンデンサ１４の接続部から駆動電力を供給して
いたのに対し本考案回路では抵抗２５を介して同
調コイル１０，１２と結合コイル１３の接続部か
ら駆動電力を供給する構成としたことである。ま
た本考案回路が従来回路と異なる第２の点は、従
来、同調コイル１０，１２にダンピング抵抗とし
ておのおの並列に取付けられていた抵抗８，１７
が削除されていることである。これはローバンド
受信時に、１次側および２次側のそれぞれの同調
インダクタンスの一部を構成する結合コイル１３
に対して、抵抗２５が高周波的に並列に接続され
て、１次側および２次側に共通のダンピング抵抗
として機能するので、ダンピング抵抗を設ける必
要がないことによる。
路を示す回路図であり、第１図と同一部分には同
一の符号を付けている。第２図の回路が第１図の
従来回路と異なる第１の点は、電界効果トランジ
スタ１の駆動電力供給端の相違にある。即ち従来
回路では抵抗１５を介して結合コイル１３と接地
コンデンサ１４の接続部から駆動電力を供給して
いたのに対し本考案回路では抵抗２５を介して同
調コイル１０，１２と結合コイル１３の接続部か
ら駆動電力を供給する構成としたことである。ま
た本考案回路が従来回路と異なる第２の点は、従
来、同調コイル１０，１２にダンピング抵抗とし
ておのおの並列に取付けられていた抵抗８，１７
が削除されていることである。これはローバンド
受信時に、１次側および２次側のそれぞれの同調
インダクタンスの一部を構成する結合コイル１３
に対して、抵抗２５が高周波的に並列に接続され
て、１次側および２次側に共通のダンピング抵抗
として機能するので、ダンピング抵抗を設ける必
要がないことによる。
本考案による段間複同調回路は、上記の構成に
したことにより、電界効果トランジスタ１のドレ
イン電極と駆動電源２２間には、結合コイル１３
を含まず、同調コイル９，１０による小さな合成
インダクタンスが存在するのみであるため、電源
のオン、オフ時に発生する自己誘導電圧は従来に
比べ低くなり、電界効果トランジスタ１の劣化あ
るいは破壊という事態を起こすことがなくなる。
また従来同調用コイル１０，１２にダンピング抵
抗としておのおの並列に取付けられていた抵抗
８，１７が削除できるため、部品点数を削減する
ことができるとともにパターンレイアウトにも余
裕が得られ、部品配置のうえでも好ましい結果が
得られる。
したことにより、電界効果トランジスタ１のドレ
イン電極と駆動電源２２間には、結合コイル１３
を含まず、同調コイル９，１０による小さな合成
インダクタンスが存在するのみであるため、電源
のオン、オフ時に発生する自己誘導電圧は従来に
比べ低くなり、電界効果トランジスタ１の劣化あ
るいは破壊という事態を起こすことがなくなる。
また従来同調用コイル１０，１２にダンピング抵
抗としておのおの並列に取付けられていた抵抗
８，１７が削除できるため、部品点数を削減する
ことができるとともにパターンレイアウトにも余
裕が得られ、部品配置のうえでも好ましい結果が
得られる。
上記のように本考案によるチユーナの段間複同
調回路では、インダクタンスの自己誘導電圧によ
る電界効果トランジスタの劣化あるいは破壊防止
効果と部品点数削減が可能となる等の極めて大き
な効果を奏する。
調回路では、インダクタンスの自己誘導電圧によ
る電界効果トランジスタの劣化あるいは破壊防止
効果と部品点数削減が可能となる等の極めて大き
な効果を奏する。
第１図は従来の段間複同調回路の構成を示す回
路図、第２図は本考案の段間複同調回路の構成を
示す回路図である。 １……電界効果トランジスタ、４，２０……補
正コンデンサ、５，２１……バラクタダイオー
ド、９，１０，１１，１２……同調コイル、１３
……結合コイル、１４，１６……接地コンデン
サ、２２……駆動電源、２５……抵抗。
路図、第２図は本考案の段間複同調回路の構成を
示す回路図である。 １……電界効果トランジスタ、４，２０……補
正コンデンサ、５，２１……バラクタダイオー
ド、９，１０，１１，１２……同調コイル、１３
……結合コイル、１４，１６……接地コンデン
サ、２２……駆動電源、２５……抵抗。
Claims (1)
- 高周波増幅素子である電界効果トランジスタの
後段に設けられた段間複同調回路において、一次
側の同調コイルと二次側の同調コイルと結合コイ
ルとが接続された接続部に抵抗の一端を接続し、
その抵抗の他端に電源を接続し、その電源から前
記抵抗および前記一次側の同調コイルを介して前
記電界効果トランジスタの駆動電力を供給するこ
とを特徴とするチユーナの段間複同調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20237682U JPS59101530U (ja) | 1982-12-24 | 1982-12-24 | チユ−ナの段間複同調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20237682U JPS59101530U (ja) | 1982-12-24 | 1982-12-24 | チユ−ナの段間複同調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101530U JPS59101530U (ja) | 1984-07-09 |
| JPH028437Y2 true JPH028437Y2 (ja) | 1990-02-28 |
Family
ID=30427847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20237682U Granted JPS59101530U (ja) | 1982-12-24 | 1982-12-24 | チユ−ナの段間複同調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101530U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5356716U (ja) * | 1976-10-15 | 1978-05-15 |
-
1982
- 1982-12-24 JP JP20237682U patent/JPS59101530U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59101530U (ja) | 1984-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226503B1 (en) | Double-tuned circuit | |
| JPH028437Y2 (ja) | ||
| US20020075414A1 (en) | Television tuner having less distortion | |
| JPH0411391Y2 (ja) | ||
| JP3332657B2 (ja) | ミキサ回路 | |
| JP4024541B2 (ja) | チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ | |
| EP1432116B1 (en) | Oscillation circuit for television tuner | |
| JP3097062U (ja) | テレビジョンチューナの入力回路 | |
| JPH018036Y2 (ja) | ||
| EP1081846B1 (en) | Voltage controled oscillator | |
| JPH0136360Y2 (ja) | ||
| JP2814248B2 (ja) | 高周波増幅装置 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JPS628602Y2 (ja) | ||
| JPH0423967B2 (ja) | ||
| JP2002335175A (ja) | テレビジョンチューナ | |
| JP2798254B2 (ja) | 高周波増幅装置 | |
| JPS6044842B2 (ja) | Ｆｅｔ自励振混合回路 | |
| JPH0724827Y2 (ja) | Ｕｈｆチューナの混合回路 | |
| US7415258B2 (en) | Television tuner capable of reducing gain deviation when low-band or high-band signal is received | |
| JPH0127300Y2 (ja) | ||
| JPS59171439U (ja) | Ｖｈｆチユ−ナ | |
| KR930001889Y1 (ko) | Bs 튜너의 단간동조회로 | |
| JPS646601Y2 (ja) | ||
| JPS63107311A (ja) | 可変周波数発振装置 |