JPH028442Y2

JPH028442Y2 -

Info

Publication number: JPH028442Y2
Application number: JP1981103601U
Authority: JP
Priority date: 1981-07-13
Filing date: 1981-07-13
Publication date: 1990-02-28
Also published as: JPS5811332U

Description

【考案の詳細な説明】本考案は例えば伝送途中で波形の鈍つたパルス
信号の波形整形をするのに使用される波形整形回
路に関する。

高レベル“１”及び低レベル“０”の繰り返し
でなるパルス信号を伝送した場合、伝送特性等が
起因し、その波形は通常鈍つてしまうのが普通で
ある。しかし、この様に波形の鈍つた状態では、
その後の信号処理に際して不便であることから、
この様なパルス信号は一旦波形整形回路を介され
て波形整形されるのが一般的である。

この波形整形回路としては、そのパルス信号の
高レベル“１”と低レベル“０”との中間に基準
値Erefを設定しておき、この基準値Erefとパルス
信号のレベルとを比較することで波形整形するも
のが多い。しかし、この様な波形整形回路は、そ
のパルス信号がドリフト等によりその基準レベル
が変化した場合には誤動作する欠点がある。例え
ば、伝送前のパルス信号は第１図Ａに示す如き信
号であつたが、伝送途中においてドリフト等で基
準レベルが変化し第１図Ｂに示す如く変化した場
合、基準値Erefが第１図Ｂの破線で示す様に設定
されているとき、出力パルス信号は第１図Ｃに示
す如くなり、伝送前のパルス信号とは全く異なつ
たものとなつてしまうのである。

また、波形整形回路としては、高レベル“１”
となるとき、即ち立上り時及び低レベル“０”と
なるとき、即ち立下り時を検出し、この検出出力
によりフリツプフロツプを駆動するものも考えら
れる。しかし、この様な波形整形回路において
は、上述した様なドリフト等による基準レベルの
変化に対しては誤動作することがないが、例え
ば、上述したパルス信号の波形が鈍つている場
合、即ち立上り及び立下りのスピードが遅い場合
には使用できないし、このデジタル信号に伝送途
中でパルス状ノイズが生じていた場合には出力さ
れるパルス信号の高レベル“１”と低レベル
“０”とのモードが反転してしまう懼れがある。

本考案は斯る点に鑑み、波形整形されるパルス
信号にドリフト等による基準レベルの変化があつ
た場合、パルス状ノイズが生じていた場合等にお
いても正確に波形整形を行なうことができる波形
整形回路を提案せんとするものである。

以下第２図を参照しながら本考案による波形整
形回路の一実施例について説明しよう。

この第２図において、１は波形整形されるパル
ス信号が入力される入力端子である。この入力端
子１はピーク検波回路２を構成するNPN型トラ
ンジスタ２ａのベースに接続される。このトラン
ジスタ２ａのコレクタは正の直流電圧＋Vccが供
給される電源端子３に接続され、このトランジス
タ２ａのエミツタは抵抗器２ｂ及びコンデンサ２
ｃの並列回路を介して接地される。そして、この
ピーク検波回路２の出力側、即ちトランジスタ２
ａのエミツタと抵抗器５ｂ及びコンデンサ２ｃと
の接続点は抵抗器４を介してレベル比較回路５を
構成し、トランジスタ２ａとは逆導電型で構成さ
れたトランジスタ５ａのエミツタに接続される。

また、このトランジスタ５ａのベースには入力
端子１が抵抗器６を介して接続される。また、こ
のトランジスタ５ａのコレクタは抵抗器５ｂを介
して接地される。そして、このトランジスタ５ａ
のコレクタと抵抗器５ｂとの接続点は抵抗器７を
介して出力用のNPN型トランジスタ８のベース
に接続される。

また、このトランジスタ８のエミツタは接地さ
れ、そのコレクタは抵抗器９を介して電源端子３
に接続される。そして、このトランジスタ８のコ
レクタと抵抗器９との接続点より出力端子１０が
導出される。

ここで、入力端子１に、第３図Ａに示す如き低
レベル“０”例えばV_L＋ΔVt及び高レベル“１”
例えばV_H＋ΔVtの繰り返しで成るパルス信号Pin
が入力された場合を考えてみよう。ここでΔVtは
ドリフト等による基準レベルの変化分を示す。
尚、この入力パルス信号Pinの高レベル“１”
（V_H＋ΔVt）よりV_BE（トランジスタ２ａのベース
−エミツタ間電圧）を引いたものと低レベル
“０”（V_L＋ΔVt）との差、即ち電圧V_H−V_BE−
V_Lは、抵抗器４→トランジスタ５ａのエミツタ
−ベース→抵抗器６の直列回路にこの電圧V_H−
V_BE−V_Lを印加したとき、トランジスタ５ａがオ
ンとなるに充分な値であることを可とする。

ピーク検波回路２に、この第３図Ａに示す如き
入力パルス信号Pinが供給されると、このピーク
検波回路２の出力側、即ち、トランジスタ２ａの
エミツタと抵抗器２ｂ及びコンデンサ２ｃとの接
続点には第３図Ｂに示す如き信号が得られる。つ
まり、略V_H＋ΔVt−V_BEの電圧が得られる。この
第３図Ｂに示す如き信号は基準電圧Vrefとして
レベル比較回路５に供給される。即ち、抵抗器４
を介してトランジスタ５ａのエミツタに印加され
る。

このトランジスタ５ａのベースには第３図Ａに
示す如き入力パルス信号Pinが抵抗器６を介して
印加される。この場合、この入力パルス信号Pin
が低レベル“０”（V_L＋ΔVt）のときは、抵抗器
４→トランジスタ５ａのエミツタ−ベース→抵抗
器６の直列回路には電圧V_H−V_BE−V_Lが印加され
るので、トランジスタ５ａはオンとなる。また、
入力パルス信号Pinが高レベル“１”（V_H＋ΔVt）
のときは、抵抗器４→トランジスタ５ａのエミツ
タ−ベース→抵抗器６の直列回路には電圧−V_BE
（＝V_H＋ΔVt−V_BE−V_H−ΔVt）が印加されるの
で、トランジスタ５ａはオフとなる。したがつ
て、第３図Ａに示す如き入力パルス信号Pinが入
力されたとき、トランジスタ５ａと抵抗器５ｂと
の接続点には第３図Ｃに示す如きパルス信号
P′outが得られる。そして、このパルス信号P′out
が抵抗器７を介してトランジスタ８のベースに印
加される。結局、出力端子１０よりは第３図Ｄに
示す如きパルス信号Poutが出力される。

尚、この例の場合、入力パルス信号Pinにパル
ス状ノイズがあつたとしても、出力パルス信号
Poutの高レベル“１”及び低レベル“０”のモ
ードが反転するということはない。

以上述べた如く、斯る本考案による波形整形回
路は、上述した様にドリフト等による基準レベル
の変化（ΔVt）があつた場合でも、入力パルス信
号Pinの低レベル“０”（V_L＋ΔVt）及び高レベ
ル“１”（V_H＋ΔVt）のとき、トランジスタ５ａ
のベース−エミツタ間に印加される電圧は夫々略
一定となり、このトランジスタ５ａを確実にオ
ン・オフさせる。したがつて、誤動作することな
く正確な波形整形を行なうことができる。しか
も、パルス状ノイズが生じていた場合でもモード
反転等の誤動作をすることがない。

【図面の簡単な説明】

第１図は従来の波形整形回路の説明に供する線
図、第２図は本考案による波形整形回路の一実施
例を示す接続図、第３図は第２図例の説明に供す
る線図である。１は入力端子、２はピーク検波回路、５はレベ
ル比較回路、１０は出力端子である。

Claims

【実用新案登録請求の範囲】

入力信号をエミツタにコンデンサが接続された
ピーク検波用の第１のトランジスタのベースに供
給し、上記入力信号を上記第１のトランジスタと
は逆導電型で構成されたレベル比較用の第２のト
ランジスタのベースに供給し、上記第１のトラン
ジスタのエミツタ出力を上記第２のトランジスタ
のエミツタに基準電圧として供給し、上記第２の
トランジスタのコレクタより出力信号を得るよう
にした波形整形回路。