JPH0284732A - 超伝導体素子の製造方法 - Google Patents
超伝導体素子の製造方法Info
- Publication number
- JPH0284732A JPH0284732A JP63024190A JP2419088A JPH0284732A JP H0284732 A JPH0284732 A JP H0284732A JP 63024190 A JP63024190 A JP 63024190A JP 2419088 A JP2419088 A JP 2419088A JP H0284732 A JPH0284732 A JP H0284732A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor
- layer
- insulator
- etching
- insulator layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
本発明の一実施例
発明の効果
(概 要〕
超伝導体素子の製造方法に関し、
ウニ7トエツチングエ程を避けて超伝導体特性を安定さ
せることのできる超伝導体素子の製造方法を提供するこ
とを目的とし、 基板上にセラミックス系の超伝導体層を形成する工程と
、該超伝導体層の上に所定の絶縁体層を形成する工程と
、該絶縁体層の上部に配線パターンに応じてマスクを形
成する工程と、該マスクに被覆されていない絶縁体層を
ドライエツチングにより除去する工程と、エツチングに
より露呈した超伝導体層に所定のイオンを注入すること
により該超伝導層を構成する元素の組成比を変えて絶縁
層に変換する工程と、を含むように構成する。
せることのできる超伝導体素子の製造方法を提供するこ
とを目的とし、 基板上にセラミックス系の超伝導体層を形成する工程と
、該超伝導体層の上に所定の絶縁体層を形成する工程と
、該絶縁体層の上部に配線パターンに応じてマスクを形
成する工程と、該マスクに被覆されていない絶縁体層を
ドライエツチングにより除去する工程と、エツチングに
より露呈した超伝導体層に所定のイオンを注入すること
により該超伝導層を構成する元素の組成比を変えて絶縁
層に変換する工程と、を含むように構成する。
本発明は超伝導体素子の製造方法に係り、詳しくは、セ
ラミックス系の超伝導体を用いて超伝導体素子を形成す
る製造方法に関する。
ラミックス系の超伝導体を用いて超伝導体素子を形成す
る製造方法に関する。
近年、コンピュータの高速化はめざましく、この高速化
のアプローチとしてプロセッサのマルチ化、デバイスの
スイッチング速度の向上、およびこれらデバイスを高密
度に実装して配線距離を短くする等が行われている。高
密度化に配線するためには、微細な配線パターンで回路
を作成することが必要となり、このような微細化を図る
と、配線に用いる導体の断面積が減少する反面、配線の
電気抵抗が増加する。そのため、伝播する電気信号の減
少、波形の歪が起こる。
のアプローチとしてプロセッサのマルチ化、デバイスの
スイッチング速度の向上、およびこれらデバイスを高密
度に実装して配線距離を短くする等が行われている。高
密度化に配線するためには、微細な配線パターンで回路
を作成することが必要となり、このような微細化を図る
と、配線に用いる導体の断面積が減少する反面、配線の
電気抵抗が増加する。そのため、伝播する電気信号の減
少、波形の歪が起こる。
一方、超伝導体は、臨界温度以下の環境で電気抵抗が零
となる巨視的量子現象・(超伝導現象)を生じる、完全
な反磁性(マイスナー効果)を有する等の性質を示す。
となる巨視的量子現象・(超伝導現象)を生じる、完全
な反磁性(マイスナー効果)を有する等の性質を示す。
そこで、超伝導体を銅などの常伝導体に代えて配線材料
として用いることができれば、これらの問題は大きく改
善される。
として用いることができれば、これらの問題は大きく改
善される。
従来の超伝導体は超伝導状態に転移する温度が低く、冷
却のために液体ヘリウムや液体水素を用いなければなら
なかった。しかも、これらの冷却媒体は取り扱いが難し
く、コストもかかるので、超伝導体素子の実現化は困難
であった。
却のために液体ヘリウムや液体水素を用いなければなら
なかった。しかも、これらの冷却媒体は取り扱いが難し
く、コストもかかるので、超伝導体素子の実現化は困難
であった。
ところが、近時Y−Ba−Cu−0系セラミックスに代
表される、いわゆる高温超伝導体が出現し、超伝導体素
子の実用化の可能性が大きく広がりつつある。すなわち
、Y−Ba−Cu−0系。
表される、いわゆる高温超伝導体が出現し、超伝導体素
子の実用化の可能性が大きく広がりつつある。すなわち
、Y−Ba−Cu−0系。
La−3r−Cu−0系、La−Ba−Cu−0系等の
セラミックス系超伝導体は40〜現在90にという高い
臨界温度をもつので、これら高温超伝導体の薄膜形成は
超伝導体集積回路等のマイクロエレクトコニクスへの応
用の上で非常に重要である。
セラミックス系超伝導体は40〜現在90にという高い
臨界温度をもつので、これら高温超伝導体の薄膜形成は
超伝導体集積回路等のマイクロエレクトコニクスへの応
用の上で非常に重要である。
集積回路上の超伝導体配線はその一つであり、実用性の
非常に高いものである。
非常に高いものである。
ところで、セラミックス系の高温超伝導体では、各々の
構成元素が規則的に配置された結晶構造をもち、限られ
た組成比の時のみ高い臨界温度を示す。このようなセラ
ミックス系の高温超伝導材料を超伝導体素子に適用する
ためには、まず製造技術の確立を図る必要があり、超伝
導体素子の形成後も安定した超伝導特性を示すことが要
求される。
構成元素が規則的に配置された結晶構造をもち、限られ
た組成比の時のみ高い臨界温度を示す。このようなセラ
ミックス系の高温超伝導材料を超伝導体素子に適用する
ためには、まず製造技術の確立を図る必要があり、超伝
導体素子の形成後も安定した超伝導特性を示すことが要
求される。
電流密度も微細化することを考えると、10’ A/d
以上は必要である。このため、超伝導特性の安定した超
伝導体素子を実現できる製造技術の確立が望まれている
。
以上は必要である。このため、超伝導特性の安定した超
伝導体素子を実現できる製造技術の確立が望まれている
。
セラミックス系の酸化物高温超伝導体は40〜現在90
にの比較的高温で超伝導状態になることから、ICなど
の半導体デバイス、各種装置の部品、装置内の配線など
応用範囲が広く、その要求も大きい。これらの要求に応
えるためには品質の良い薄膜を効率良く形成する必要が
ある。例えばジョセフソン接合素子を含めた半導体集積
回路の構成素子は、すべて薄膜素子からなる全薄膜集積
回路という特質がある。このため、薄膜の結晶粒径、配
向性等の結晶性に基づく薄膜の性質、均一性、再現性が
素子ひいては超伝導集積回路の歩留り、信顛性の重要な
因子となる。
にの比較的高温で超伝導状態になることから、ICなど
の半導体デバイス、各種装置の部品、装置内の配線など
応用範囲が広く、その要求も大きい。これらの要求に応
えるためには品質の良い薄膜を効率良く形成する必要が
ある。例えばジョセフソン接合素子を含めた半導体集積
回路の構成素子は、すべて薄膜素子からなる全薄膜集積
回路という特質がある。このため、薄膜の結晶粒径、配
向性等の結晶性に基づく薄膜の性質、均一性、再現性が
素子ひいては超伝導集積回路の歩留り、信顛性の重要な
因子となる。
従来の超伝導体素子の製造方法としては、例えば、スパ
ッタ法、蒸着法が知られている。これらの方法では、基
板上にセラミックス系の超伝導材料を組成比に応じて堆
積し、酸素雰囲気の中でアニールを行って超伝導体薄膜
を形成後、通常のフォトリソグラフィ技術によりパター
ニングしている。パターニングを行った基板をウェット
エツチングによりエツチングして、所定の超伝導体素子
を形成している。
ッタ法、蒸着法が知られている。これらの方法では、基
板上にセラミックス系の超伝導材料を組成比に応じて堆
積し、酸素雰囲気の中でアニールを行って超伝導体薄膜
を形成後、通常のフォトリソグラフィ技術によりパター
ニングしている。パターニングを行った基板をウェット
エツチングによりエツチングして、所定の超伝導体素子
を形成している。
しかしながら、このような従来の超伝導体素子の製造方
法にあっては、デバイスへの加工を行う際に酸や水等を
用いるウェットエツチング工程を経る構成となっていた
ため、特にセラミックス系の高温超伝導材料は酸や水等
に触れると、その超伝導特性が劣化するという性質があ
ることから、デバイス作成後に超伝導体素子の特性が劣
化するという問題点があった。
法にあっては、デバイスへの加工を行う際に酸や水等を
用いるウェットエツチング工程を経る構成となっていた
ため、特にセラミックス系の高温超伝導材料は酸や水等
に触れると、その超伝導特性が劣化するという性質があ
ることから、デバイス作成後に超伝導体素子の特性が劣
化するという問題点があった。
これは、Y−Ba−Cu−0系セラミツクスやLa−B
a−Cu−0系のセラミックスを使用した超伝導体の場
合、これらの主要成分であるBaやCuの化学的活性力
が強く、酸と容易に反応するからであり、成膜工程のパ
ターニングに水、酸等を用いるウェットエツチング工程
で超伝導体の組成成分が結晶中から遊離してしまい、超
伝導特性が劣化する。また、ウェットエツチング工程に
より超伝導体層を形成していたため、アンダーカット等
の問題により配線パターンの線幅を狭くすることが困難
であり、超伝導体集積回路の形成を阻げている。このた
め、超伝導体配線を微細に加工できる製造方法が求めら
れている。
a−Cu−0系のセラミックスを使用した超伝導体の場
合、これらの主要成分であるBaやCuの化学的活性力
が強く、酸と容易に反応するからであり、成膜工程のパ
ターニングに水、酸等を用いるウェットエツチング工程
で超伝導体の組成成分が結晶中から遊離してしまい、超
伝導特性が劣化する。また、ウェットエツチング工程に
より超伝導体層を形成していたため、アンダーカット等
の問題により配線パターンの線幅を狭くすることが困難
であり、超伝導体集積回路の形成を阻げている。このた
め、超伝導体配線を微細に加工できる製造方法が求めら
れている。
そこで本発明は、ウェットエツチング工程を避けて超伝
導体特性を安定させることのできる超伝導体素子の製造
方法を提供することを目的としている。
導体特性を安定させることのできる超伝導体素子の製造
方法を提供することを目的としている。
本発明による超伝導体素子の製造方法は上記目的達成の
ため、基板上にセラミックス系の超伝導体層を形成する
工程と、該超伝導体層の上に所定の絶縁体層を形成する
工程と、該絶縁体層の上部に配線パターンに応じてマス
クを形成する工程と、該マスクに被覆されていない絶縁
体層をドライエツチングにより除去する工程と、エツチ
ングにより露呈した超伝導体層に所定のイオンを注入す
ることにより該超伝導層を構成する元素の組成比を変え
て絶縁層に変換する工程と、を含んでいる。
ため、基板上にセラミックス系の超伝導体層を形成する
工程と、該超伝導体層の上に所定の絶縁体層を形成する
工程と、該絶縁体層の上部に配線パターンに応じてマス
クを形成する工程と、該マスクに被覆されていない絶縁
体層をドライエツチングにより除去する工程と、エツチ
ングにより露呈した超伝導体層に所定のイオンを注入す
ることにより該超伝導層を構成する元素の組成比を変え
て絶縁層に変換する工程と、を含んでいる。
本発明では、基板上にセラミックス系の超伝導体層が形
成され、形成された超伝導体層の上に所定の絶縁体層が
形成され、該絶縁体層の上部に配線パターンに応じたマ
スクが介在していない絶縁体層がドライエツチングによ
り除去され、エツチングにより露呈した超伝導体層に所
定のイオンを注入することにより該超伝導層を構成する
元素の組成比を変えて絶縁層に変換する。
成され、形成された超伝導体層の上に所定の絶縁体層が
形成され、該絶縁体層の上部に配線パターンに応じたマ
スクが介在していない絶縁体層がドライエツチングによ
り除去され、エツチングにより露呈した超伝導体層に所
定のイオンを注入することにより該超伝導層を構成する
元素の組成比を変えて絶縁層に変換する。
したがって、ウェットエツチング工程を避けて、安定し
た超伝導特性を有する超伝導体素子が形成され、しかも
Si系半導体の線幅と同程度の微細加工を可能としてい
る。
た超伝導特性を有する超伝導体素子が形成され、しかも
Si系半導体の線幅と同程度の微細加工を可能としてい
る。
以下、本発明を図面に基づいて説明する。
図は本発明に係る超伝導体素子の製造方法の一実施例を
示す図であり、本実施例は超伝導素子として超伝導配線
を作る例である。
示す図であり、本実施例は超伝導素子として超伝導配線
を作る例である。
図(a)〜(6)は、超伝導配線の製造プロセスを示す
図であり、工程順に説明してゆく。
図であり、工程順に説明してゆく。
(1)図(a)の工程
図(a)において、1は基板である。基板1としては、
例えばS i−、M g Osサファイア、5rTie
、等が用いられる。このような素材を基板1として用い
るのは、薄膜素子からなる超伝導集積回路実現に不可欠
な磁気的不純物を含まず、清浄で良好な平坦性の基板を
得ることが可能だからである。
例えばS i−、M g Osサファイア、5rTie
、等が用いられる。このような素材を基板1として用い
るのは、薄膜素子からなる超伝導集積回路実現に不可欠
な磁気的不純物を含まず、清浄で良好な平坦性の基板を
得ることが可能だからである。
基板1上に例えばYl Bat Cu3 oll−xな
る組成を有するセラミックス系の超伝導体N2を厚さ2
000人まで堆積する。超伝導体層2の堆積は例えば以
下の方法により行われる。
る組成を有するセラミックス系の超伝導体N2を厚さ2
000人まで堆積する。超伝導体層2の堆積は例えば以
下の方法により行われる。
すなわち、基板1上に、まずYI3az Cu、0、−
8の組成を有するセラミックス系の超伝導体層2をスパ
ッタ法、EB蒸着法あるいはCVD法により300〜8
00℃の温度条件下で形成し、次いで同一チャンバ内に
おいて800〜900℃の温度条件下で酸素を供給しな
がら熱処理をする。これにより、酸素の入り込みが適切
に調整されて高温超伝導体となる。
8の組成を有するセラミックス系の超伝導体層2をスパ
ッタ法、EB蒸着法あるいはCVD法により300〜8
00℃の温度条件下で形成し、次いで同一チャンバ内に
おいて800〜900℃の温度条件下で酸素を供給しな
がら熱処理をする。これにより、酸素の入り込みが適切
に調整されて高温超伝導体となる。
(n)図(b)の工程
図(a)の工程によって形成された超伝導体層2の上面
にS 1 s NaあるいはSin、という組成を有す
る絶縁体層を形成する。絶縁体層3は、耐水性、耐薬品
性を有しており、レジスト塗付および除去の際の溶剤等
から超伝導体N2を保護し、超伝導特性の劣化を防止す
る保護膜として機能する。この絶縁体層3は例えば5l
zNnからなりCVD法を用いて形成される。
にS 1 s NaあるいはSin、という組成を有す
る絶縁体層を形成する。絶縁体層3は、耐水性、耐薬品
性を有しており、レジスト塗付および除去の際の溶剤等
から超伝導体N2を保護し、超伝導特性の劣化を防止す
る保護膜として機能する。この絶縁体層3は例えば5l
zNnからなりCVD法を用いて形成される。
(II[)図(C)工程
図(b)によって形成されたwA縁縁体層上上所定の配
線パターンに従ってレジストN4を形成する。このレジ
スト層4の形成は通常のフォトリソグラフィ技術により
行われる。すなわち、絶縁体層3上にレジストを塗付し
た後、配線パターンに従って露光し、不要なレジストを
除去して所定のレジスト層4が形成される。レジスト層
4は図(d)のエツチング工程中、超伝導体層2のマス
クとして機能する。
線パターンに従ってレジストN4を形成する。このレジ
スト層4の形成は通常のフォトリソグラフィ技術により
行われる。すなわち、絶縁体層3上にレジストを塗付し
た後、配線パターンに従って露光し、不要なレジストを
除去して所定のレジスト層4が形成される。レジスト層
4は図(d)のエツチング工程中、超伝導体層2のマス
クとして機能する。
(IV)図(d)の工程
図(b)により形成された絶縁体層3をウェットエツチ
ングを避けてドライエツチングにより配線パターンに加
工する。この絶縁体層3の加工は以下のように行われる
。すなわち、絶縁体N3(組成Sf2Nm)の不要部分
を図中矢印のように上方から、CF4 +ORガスによ
り反応性イオンエツチング(RIE)法又はプラズマエ
ツチング法等のドライエツチングにより異方性(垂直)
エツチングを行う、この異方性エツチングは基板1の垂
直方向に進行し、アンダーカットが発生しないので絶縁
体層30幅を例えば1(μm)程度の微細なものとする
ことができる。ドライエツチング技術は現在のSt系半
導体に用いられているものであり、Si系半導体の配線
パターンの線幅と同程度の微細加工が可能である。この
結果、絶縁体層3の下にある超伝導体層2はSi系半導
体と同程度の線幅の配線に形成され、この部分が超伝導
体配線としての役割を果す。このとき、レジスト層4が
マスクとなりその下にある超伝導体層2および絶縁体N
3を保護し、絶縁体層3は配線パターンと同一形状に加
工される。
ングを避けてドライエツチングにより配線パターンに加
工する。この絶縁体層3の加工は以下のように行われる
。すなわち、絶縁体N3(組成Sf2Nm)の不要部分
を図中矢印のように上方から、CF4 +ORガスによ
り反応性イオンエツチング(RIE)法又はプラズマエ
ツチング法等のドライエツチングにより異方性(垂直)
エツチングを行う、この異方性エツチングは基板1の垂
直方向に進行し、アンダーカットが発生しないので絶縁
体層30幅を例えば1(μm)程度の微細なものとする
ことができる。ドライエツチング技術は現在のSt系半
導体に用いられているものであり、Si系半導体の配線
パターンの線幅と同程度の微細加工が可能である。この
結果、絶縁体層3の下にある超伝導体層2はSi系半導
体と同程度の線幅の配線に形成され、この部分が超伝導
体配線としての役割を果す。このとき、レジスト層4が
マスクとなりその下にある超伝導体層2および絶縁体N
3を保護し、絶縁体層3は配線パターンと同一形状に加
工される。
次いで、エツチングにより露呈した超伝導体層2に図中
矢印のように上方からCuイオンを注入する。イオン注
入の条件は以下の通りである。
矢印のように上方からCuイオンを注入する。イオン注
入の条件は以下の通りである。
加速エネルギー 200KV
ドーズ量 l×10I6Cs4このイ
オン注入により露呈した超伝導体層2はその構成元素の
組成比が変わり、超伝導特性を失って絶縁層21に変換
する。この理由は以下の通りである。
オン注入により露呈した超伝導体層2はその構成元素の
組成比が変わり、超伝導特性を失って絶縁層21に変換
する。この理由は以下の通りである。
すなわち、セラミックス系の超伝導体は限られた組成比
、例えばYI B a ! Cus 0r−xのときだ
け超伝導特性を示すが、僅かでも組成比が変わると、超
伝導特性を失ってただのセラミックス、すなわち絶縁体
となる。この変換は容易に生じ、例えば組成元素中のC
uの組成比が3から3.5となっても生じ絶縁体となっ
てしまう。このため、従来は安定した超伝導特性を有す
る超伝導体素子を形成することは非常に困難であった。
、例えばYI B a ! Cus 0r−xのときだ
け超伝導特性を示すが、僅かでも組成比が変わると、超
伝導特性を失ってただのセラミックス、すなわち絶縁体
となる。この変換は容易に生じ、例えば組成元素中のC
uの組成比が3から3.5となっても生じ絶縁体となっ
てしまう。このため、従来は安定した超伝導特性を有す
る超伝導体素子を形成することは非常に困難であった。
ここで、本発明者はこの性質を逆に利用して積掻的に構
成元素の組成比を変えて絶縁体に変換させ、処理を行わ
ない部分のみ超伝導体N2を形成している。このとき、
絶縁体層3およびレジスト層4によって覆われている超
伝導体層2はその構成元素の組成比が変化せず、したが
って安定した超伝導特性を示す。
成元素の組成比を変えて絶縁体に変換させ、処理を行わ
ない部分のみ超伝導体N2を形成している。このとき、
絶縁体層3およびレジスト層4によって覆われている超
伝導体層2はその構成元素の組成比が変化せず、したが
って安定した超伝導特性を示す。
次いで、絶縁体層3上のレジスト層4をアセトン等の溶
剤により除去する。以上の図(a)〜(d)の工程によ
って完成した超伝導体素子を図(e)に示す、同図にお
いて、基板1の上には安定した超伝導特性を有する超伝
導体N2が位置し、超伝導体層2の周囲にはイオン注入
により絶縁層21が形成され、超伝導体N2同士の電流
リークを防止する。また、超伝導体N2の上部には絶縁
体層3があって超伝導体N2を水分や空気中の酸素と遮
断し、保護する。
剤により除去する。以上の図(a)〜(d)の工程によ
って完成した超伝導体素子を図(e)に示す、同図にお
いて、基板1の上には安定した超伝導特性を有する超伝
導体N2が位置し、超伝導体層2の周囲にはイオン注入
により絶縁層21が形成され、超伝導体N2同士の電流
リークを防止する。また、超伝導体N2の上部には絶縁
体層3があって超伝導体N2を水分や空気中の酸素と遮
断し、保護する。
次に図(e)を参照してその作用を説明、する。
図(6)の半導体素子は超伝導体集積回路の一部配線の
断面図を示している。この超伝導体集積回路は例えば液
体窒素により77に近傍まで冷却され、この状態で使用
されるとき超伝導体層2は超伝導特性を示し、その導体
抵抗が0となる。この結果、超伝導体集積回路は、低消
費電力で高速動作を行うことができる。この際、超伝導
体N2の周囲には絶縁層21があり、超伝導体層2同士
の電流リークを有効に防止している。この超伝導体N2
および絶縁層21の形成は従来の超伝導体層の形成後ウ
ェットエツチングによってパターン形成を行ったのと同
じ効果を有しており、超伝導体層の必要パターン部分2
は加工の際に薬品、溶剤等に触れないので超伝導特性劣
化が生じない、また、Si系の絶縁体層3のドライエツ
チングは現在の半導体製造技術をそのまま使えるので、
Si系半導体と同程度の線幅(例えば、1μm)の微細
加工が可能となり、従来困難であった超伝導体集積回路
の製作が可能となる。すなわち、従来の超伝導体素子の
製造方法はウェットエツチング工程が介在したため、超
伝導体素子の線幅を微細に加工することができないばか
りでなく、エツチングによって超伝導特性の劣化が生じ
てしまい、超伝導体集積回路の実現を阻んでいた。とこ
ろが本発明の製造方法では、超伝導体層に与えるダメー
ジや汚染等がなくなって、安定した超伝導特性が得られ
るばかりでなく、現在のSi系半導体と同程度の線幅を
有する超伝導体素子の形成が可能となって超伝導集積回
路が製造できる。さらに、伝導体素子形成後も超伝導体
層2の表面は平滑であり、表面段差や平坦化等の問題も
生じることはない。
断面図を示している。この超伝導体集積回路は例えば液
体窒素により77に近傍まで冷却され、この状態で使用
されるとき超伝導体層2は超伝導特性を示し、その導体
抵抗が0となる。この結果、超伝導体集積回路は、低消
費電力で高速動作を行うことができる。この際、超伝導
体N2の周囲には絶縁層21があり、超伝導体層2同士
の電流リークを有効に防止している。この超伝導体N2
および絶縁層21の形成は従来の超伝導体層の形成後ウ
ェットエツチングによってパターン形成を行ったのと同
じ効果を有しており、超伝導体層の必要パターン部分2
は加工の際に薬品、溶剤等に触れないので超伝導特性劣
化が生じない、また、Si系の絶縁体層3のドライエツ
チングは現在の半導体製造技術をそのまま使えるので、
Si系半導体と同程度の線幅(例えば、1μm)の微細
加工が可能となり、従来困難であった超伝導体集積回路
の製作が可能となる。すなわち、従来の超伝導体素子の
製造方法はウェットエツチング工程が介在したため、超
伝導体素子の線幅を微細に加工することができないばか
りでなく、エツチングによって超伝導特性の劣化が生じ
てしまい、超伝導体集積回路の実現を阻んでいた。とこ
ろが本発明の製造方法では、超伝導体層に与えるダメー
ジや汚染等がなくなって、安定した超伝導特性が得られ
るばかりでなく、現在のSi系半導体と同程度の線幅を
有する超伝導体素子の形成が可能となって超伝導集積回
路が製造できる。さらに、伝導体素子形成後も超伝導体
層2の表面は平滑であり、表面段差や平坦化等の問題も
生じることはない。
なお、本実施例ではCuをイオン注入して超伝導体層2
の組成比を変え絶縁層21を形成しているがこれに限ら
ず、超伝導体素子の構成する他の元素(例えば、La、
Ba、Y等)をイオン注入しても良いし、また、構成元
素以外の元素をイオン注入しても同様の効果を得られる
。
の組成比を変え絶縁層21を形成しているがこれに限ら
ず、超伝導体素子の構成する他の元素(例えば、La、
Ba、Y等)をイオン注入しても良いし、また、構成元
素以外の元素をイオン注入しても同様の効果を得られる
。
また、上記実施例においては、セラミックス系の超伝導
材料としてYBaz Cus O?−xなる組成のもの
を用いた場合について説明したが、超伝導材料としては
、例えば、YがGdその他のランタン系元素で置換され
たもの、BaがSrなど他のアルカリ土類金属で置換さ
れたもの、0の一部がハロゲンで置換されたものなど他
の組成の超伝導材料を用いても同様の効果が得られる。
材料としてYBaz Cus O?−xなる組成のもの
を用いた場合について説明したが、超伝導材料としては
、例えば、YがGdその他のランタン系元素で置換され
たもの、BaがSrなど他のアルカリ土類金属で置換さ
れたもの、0の一部がハロゲンで置換されたものなど他
の組成の超伝導材料を用いても同様の効果が得られる。
次に、そのような置換例を示す。
LnB’az Cu+ 0−r−x (Ln :ラン
タン系元素)の場合Lnとしては、Eu(ユーロピウム
)。
タン系元素)の場合Lnとしては、Eu(ユーロピウム
)。
Cd(ガドリニウム)、Tb(テルビウム)、Dy(ジ
スプロシウム)、Ho(ホルニウム)、Er(エルビウ
ム)、Tm(ツリウム)、Yb(インテルビウム)があ
る。また、これらの酸化物を2種以上混合して成長して
も、高温超伝導体となる。
スプロシウム)、Ho(ホルニウム)、Er(エルビウ
ム)、Tm(ツリウム)、Yb(インテルビウム)があ
る。また、これらの酸化物を2種以上混合して成長して
も、高温超伝導体となる。
なお、成長材料としては、これらの金属の塩化物、臭化
物あまいはヨウ化物を用いる。
物あまいはヨウ化物を用いる。
本発明によれば、超伝導体層を覆っている絶縁体層を配
線パターンに応じてドライエツチングにより除去し、エ
ツチングにより露呈した超伝導体層にイオン注入して超
伝導体の構成元素の組成比を変え絶縁層を形成している
ので、ウェットエツチング工程を避けることができ、安
定した超伝導特性を維持しつつSi系半導体と同程度の
線幅を有する超伝導体素子を製造できる。
線パターンに応じてドライエツチングにより除去し、エ
ツチングにより露呈した超伝導体層にイオン注入して超
伝導体の構成元素の組成比を変え絶縁層を形成している
ので、ウェットエツチング工程を避けることができ、安
定した超伝導特性を維持しつつSi系半導体と同程度の
線幅を有する超伝導体素子を製造できる。
【図面の簡単な説明】
図(a)〜(111)は本発明に係る超伝導体素子の製
造方法の一実施例の製造プロセスを示す図である。 1・・・・・・基板、 2・・・・・・超伝導体層、 3・・・・・・絶縁体層、 4・・・・・・レジスト層(マスク)、21・・・・・
・絶縁層。 手続士甫正書(方式) %式%) 1、事件の表示 昭和63年特許願第24190号 2、発明の名称 超伝導体素子の製造方法 3、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中1015番地名称
(522)富士通株式会社 4、代理人 郵便番号 211 住所 神奈川県用崎市中原区上小田中1015番地一実
施例の製造プロセスを示す図 1!i:絶縁層 5、補正命令の日付 平成1年6月12日 補正の対象 明細書の「発明の詳細な説明」の欄 明細書の「図面の簡単な説明」の欄 図面 補正の内容 明細書第2頁第10行目に「本発明の一実施例」とある
のを、「本発明の一実施例(第1図)」と補正する。 (2)同第9頁第16行目に「図は」とあるのを、「第
1図は」と補正する。 (3)同第9真第19行目に「図(a) 〜(e)は、
」とあるのを、「第1図(a)〜(e)は、」と補正す
る。 (4)同第10頁第2行目に「(り図(a)の工程」と
あるのを、「(I)第1図(a)の工程」と補正する。 (5) 同第10頁第3行目に「図(a)において、
」とあるのを、「第1図(a)において、」と補正する
。 (6)同第11頁第2行目に「(■)図(b)の工程」
とあるのを、[(■)第1図(b)の工程」と補正する
。 (7)同第11頁第3行目に「図(a)の」とあるのを
、「第1図(a)の」と補正する。 (8)同第11頁第11行目に「(■)図(c)の工程
」とあるのを、「(■)第1図(c)の工程」と補正す
る。 (9) 同第11頁第12行目に「図(b)によって
」とあるのを、[第1図(b)によって」と補正する。 a〔同第11頁第18行目から第19行目に「レジスト
層4は図(d)の」とあるのを、「レジスト層4は第1
図(d)の」と補正する。 αD 同第12頁第1行目に「(■)図(d)の工程」
とあるのを、「(■)第1図(d)の工程」と補正する
。 (2)同第12頁第2行目に「図(b)により」とある
のを、「第1図(b)により」と補正する。 ■ 同第14頁第9行目に「以上の図(a)〜」とある
のを、「以上の第1図(a)〜」と補正する。 Q4) 同第14頁第10行目から第11行目に「超
伝導体素子を図(e)に示す。同図において、」とある
のを、「超伝導体素子を第1図(6)に示す。 第1図において、」と補正する。 (へ)同第14頁第18行目に「次に図(e)を」とあ
るのを、「次に第1図(e)を」と補正する。 Ql 同第14頁第19行目に「図(e)の」とある
のを、「第1図(e)の」と補正する。 αη 同第18頁第5行目に「図(a)〜(e)」とあ
るのを、「第1図(a)〜(e)」と補正する。 0匂 図面を別紙の通り補正する。 8、添付書類の目録 (11補正図面 (第1図) 以上 21:絶縁層 一実施例の製造プロセスを示す図
造方法の一実施例の製造プロセスを示す図である。 1・・・・・・基板、 2・・・・・・超伝導体層、 3・・・・・・絶縁体層、 4・・・・・・レジスト層(マスク)、21・・・・・
・絶縁層。 手続士甫正書(方式) %式%) 1、事件の表示 昭和63年特許願第24190号 2、発明の名称 超伝導体素子の製造方法 3、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中1015番地名称
(522)富士通株式会社 4、代理人 郵便番号 211 住所 神奈川県用崎市中原区上小田中1015番地一実
施例の製造プロセスを示す図 1!i:絶縁層 5、補正命令の日付 平成1年6月12日 補正の対象 明細書の「発明の詳細な説明」の欄 明細書の「図面の簡単な説明」の欄 図面 補正の内容 明細書第2頁第10行目に「本発明の一実施例」とある
のを、「本発明の一実施例(第1図)」と補正する。 (2)同第9頁第16行目に「図は」とあるのを、「第
1図は」と補正する。 (3)同第9真第19行目に「図(a) 〜(e)は、
」とあるのを、「第1図(a)〜(e)は、」と補正す
る。 (4)同第10頁第2行目に「(り図(a)の工程」と
あるのを、「(I)第1図(a)の工程」と補正する。 (5) 同第10頁第3行目に「図(a)において、
」とあるのを、「第1図(a)において、」と補正する
。 (6)同第11頁第2行目に「(■)図(b)の工程」
とあるのを、[(■)第1図(b)の工程」と補正する
。 (7)同第11頁第3行目に「図(a)の」とあるのを
、「第1図(a)の」と補正する。 (8)同第11頁第11行目に「(■)図(c)の工程
」とあるのを、「(■)第1図(c)の工程」と補正す
る。 (9) 同第11頁第12行目に「図(b)によって
」とあるのを、[第1図(b)によって」と補正する。 a〔同第11頁第18行目から第19行目に「レジスト
層4は図(d)の」とあるのを、「レジスト層4は第1
図(d)の」と補正する。 αD 同第12頁第1行目に「(■)図(d)の工程」
とあるのを、「(■)第1図(d)の工程」と補正する
。 (2)同第12頁第2行目に「図(b)により」とある
のを、「第1図(b)により」と補正する。 ■ 同第14頁第9行目に「以上の図(a)〜」とある
のを、「以上の第1図(a)〜」と補正する。 Q4) 同第14頁第10行目から第11行目に「超
伝導体素子を図(e)に示す。同図において、」とある
のを、「超伝導体素子を第1図(6)に示す。 第1図において、」と補正する。 (へ)同第14頁第18行目に「次に図(e)を」とあ
るのを、「次に第1図(e)を」と補正する。 Ql 同第14頁第19行目に「図(e)の」とある
のを、「第1図(e)の」と補正する。 αη 同第18頁第5行目に「図(a)〜(e)」とあ
るのを、「第1図(a)〜(e)」と補正する。 0匂 図面を別紙の通り補正する。 8、添付書類の目録 (11補正図面 (第1図) 以上 21:絶縁層 一実施例の製造プロセスを示す図
Claims (1)
- 【特許請求の範囲】 基板上にセラミックス系の超伝導体層を形成する工程と
、 該超伝導体層の上に所定の絶縁体層を形成する工程と、 該絶縁体層の上部に配線パターンに応じてマスクを形成
する工程と、 該マスクに被覆されていない絶縁体層をドライエッチン
グにより除去する工程と、 エッチングにより露呈した超伝導体層に所定のイオンを
注入することにより該超伝導層を構成する元素の組成比
を変えて絶縁層に変換する工程と、を含むことを特徴と
する超伝導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024190A JPH0284732A (ja) | 1988-02-04 | 1988-02-04 | 超伝導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024190A JPH0284732A (ja) | 1988-02-04 | 1988-02-04 | 超伝導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0284732A true JPH0284732A (ja) | 1990-03-26 |
Family
ID=12131407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63024190A Pending JPH0284732A (ja) | 1988-02-04 | 1988-02-04 | 超伝導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0284732A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952269A (en) * | 1997-02-03 | 1999-09-14 | The Trustees Of Columbia University In The City Of New York | Formation of superconducting devices using a selective etching technique |
| WO2015116289A3 (en) * | 2013-11-12 | 2015-10-01 | Varian Semiconductor Equipment Associates, Inc. | Integrated superconductor device and method of fabrication |
| US10158061B2 (en) | 2013-11-12 | 2018-12-18 | Varian Semiconductor Equipment Associates, Inc | Integrated superconductor device and method of fabrication |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727079A (en) * | 1980-07-25 | 1982-02-13 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of josephson element of oxide superconductor |
| JPS6127184A (ja) * | 1984-07-16 | 1986-02-06 | Nippon Kokan Kk <Nkk> | スパツタ付着防止液の溶接電極表面への塗布方法 |
| JPS61206279A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 超電導素子 |
| JPS62193249A (ja) * | 1986-02-20 | 1987-08-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPS63265473A (ja) * | 1987-04-23 | 1988-11-01 | Agency Of Ind Science & Technol | 超伝導電子回路の作成法 |
| JPS63304678A (ja) * | 1987-06-03 | 1988-12-12 | Fujikura Ltd | 酸化物超電導回路の製造方法 |
| JPH01181444A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-02-04 JP JP63024190A patent/JPH0284732A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727079A (en) * | 1980-07-25 | 1982-02-13 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of josephson element of oxide superconductor |
| JPS6127184A (ja) * | 1984-07-16 | 1986-02-06 | Nippon Kokan Kk <Nkk> | スパツタ付着防止液の溶接電極表面への塗布方法 |
| JPS61206279A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 超電導素子 |
| JPS62193249A (ja) * | 1986-02-20 | 1987-08-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPS63265473A (ja) * | 1987-04-23 | 1988-11-01 | Agency Of Ind Science & Technol | 超伝導電子回路の作成法 |
| JPS63304678A (ja) * | 1987-06-03 | 1988-12-12 | Fujikura Ltd | 酸化物超電導回路の製造方法 |
| JPH01181444A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952269A (en) * | 1997-02-03 | 1999-09-14 | The Trustees Of Columbia University In The City Of New York | Formation of superconducting devices using a selective etching technique |
| WO2015116289A3 (en) * | 2013-11-12 | 2015-10-01 | Varian Semiconductor Equipment Associates, Inc. | Integrated superconductor device and method of fabrication |
| US9947441B2 (en) | 2013-11-12 | 2018-04-17 | Varian Semiconductor Equipment Associates, Inc. | Integrated superconductor device and method of fabrication |
| US10158061B2 (en) | 2013-11-12 | 2018-12-18 | Varian Semiconductor Equipment Associates, Inc | Integrated superconductor device and method of fabrication |
| US10290399B2 (en) | 2013-11-12 | 2019-05-14 | Varian Semiconductor Equipment Associates, Inc. | Integrated superconductor device and method of fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006207B1 (ko) | 전자 장치 및 그 제작 방법 | |
| WO1992005591A1 (en) | Improved microelectronic superconducting devices and methods | |
| US4957899A (en) | Method of patterning superconducting oxide thin films | |
| EP0282012A2 (en) | Superconducting semiconductor device | |
| EP0358879A2 (en) | Method of making high density interconnects | |
| KR100372889B1 (ko) | 경사형 모서리 조셉슨 접합소자 및 그 제조방법 | |
| JPH0354875A (ja) | 超電導体回路の形成方法 | |
| US4980338A (en) | Method of producing superconducting ceramic patterns by etching | |
| KR940002412B1 (ko) | 초전도 다층회로 및 그 제조방법 | |
| EP0303521A2 (en) | Superconducting device and methods of manufacturing the same | |
| JPH0284732A (ja) | 超伝導体素子の製造方法 | |
| EP0508844B1 (en) | Superconducting thin film having at least one isolated superconducting region formed of oxide superconductor material and method for manufacturing the same | |
| KR930004024B1 (ko) | 초전도 집적회로소자의 제조방법 | |
| JPS6047478A (ja) | ジヨセフソン接合素子 | |
| EP0325408A2 (en) | Semiconductor device having an interconnection layer | |
| JP2579335B2 (ja) | 超伝導体素子の製造方法 | |
| JP2717094B2 (ja) | 超電導配線の形成方法 | |
| JPH01199453A (ja) | 超伝導体素子の製造方法 | |
| Marathe et al. | Planarization techniques for multilevel HTS integrated circuit process | |
| JP2796137B2 (ja) | 超伝導トランジスタ | |
| JP3735604B2 (ja) | 超電導素子の製造方法 | |
| JP2544390B2 (ja) | 酸化物超電導集積回路 | |
| JPH01202875A (ja) | 超伝導材料構造の製造方法 | |
| Marathe et al. | A novel planarization technique for a high-T/sub c/multilevel IC process | |
| JPH01198474A (ja) | 超伝導薄膜の製造方法 |