JPH0284821A - キー入力回路 - Google Patents
キー入力回路Info
- Publication number
- JPH0284821A JPH0284821A JP63237005A JP23700588A JPH0284821A JP H0284821 A JPH0284821 A JP H0284821A JP 63237005 A JP63237005 A JP 63237005A JP 23700588 A JP23700588 A JP 23700588A JP H0284821 A JPH0284821 A JP H0284821A
- Authority
- JP
- Japan
- Prior art keywords
- key
- output
- input
- active
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子機器に関し、特にマイクロ・コンピュータ
を用いた機器の入力方式および入出力機構に関する。
を用いた機器の入力方式および入出力機構に関する。
従来、この種のキー人力方式は第６図、第７図のように
ＫＥＹソースと呼ばれる出力端子とＫＥＹ入力と呼ばれ
る入力端子があり、マトリックス上のスイッチの状態は
一つのＫＥＹソースをアクティブにし、その時のＫＥＹ
入力を読み込み、また別のＫＥＹソースをアクティブに
してその時のＫＥＹ入力を読み込むということを順次く
り返すことにより読み取っていた。ＫＥＹマトリックス
は使用条件からマイクロ・コンピュータのハードあるい
はソフトによりアクティブ・ハイまたはアクティブ・ロ
ウのＫＥＹマトリックスのどちらか一方を使用していた
。
ＫＥＹソースと呼ばれる出力端子とＫＥＹ入力と呼ばれ
る入力端子があり、マトリックス上のスイッチの状態は
一つのＫＥＹソースをアクティブにし、その時のＫＥＹ
入力を読み込み、また別のＫＥＹソースをアクティブに
してその時のＫＥＹ入力を読み込むということを順次く
り返すことにより読み取っていた。ＫＥＹマトリックス
は使用条件からマイクロ・コンピュータのハードあるい
はソフトによりアクティブ・ハイまたはアクティブ・ロ
ウのＫＥＹマトリックスのどちらか一方を使用していた
。
この方式はＫＥＹソースはハイ・レベルとロウ・レベル
の２状態を取り、ＫＥＹ入力は７クティブ・ハイのＫＥ
Ｙマトリックスならプル・ダウンされた入力機構、アク
ティブ・ロウならプル・アップされた入力機構が必要で
あった。
の２状態を取り、ＫＥＹ入力は７クティブ・ハイのＫＥ
Ｙマトリックスならプル・ダウンされた入力機構、アク
ティブ・ロウならプル・アップされた入力機構が必要で
あった。
上述した従来のＫＥＹ入力方式はｍ本のＫＥＹソースと
ｎ本のＫＥＹ入力がある場合、Ｋ’ＥＹマトリックスの
交点がｍＸｎ個となるためｍＸｎ個のスイッチの状態し
か読み取ることができなかった。
ｎ本のＫＥＹ入力がある場合、Ｋ’ＥＹマトリックスの
交点がｍＸｎ個となるためｍＸｎ個のスイッチの状態し
か読み取ることができなかった。
本発明のＫＥＹ入力回路は、ハイ・レベル、ロウ・レベ
ルおよびハイ・インピーダンスの３つの出力状態をとる
出力機構と逆流防止ダイオードとＫＥＹスイッチとプル
・アップおよびプル・ダウンの状態を切換えることので
きる入力機構を有している。
ルおよびハイ・インピーダンスの３つの出力状態をとる
出力機構と逆流防止ダイオードとＫＥＹスイッチとプル
・アップおよびプル・ダウンの状態を切換えることので
きる入力機構を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の実施例である。１はその出力がハイ・
レベル、ロウ・レベル、ハイ・インピーダンスの３状態
をとる出力機構でそれぞれの出力端子を２〜４とする。
レベル、ロウ・レベル、ハイ・インピーダンスの３状態
をとる出力機構でそれぞれの出力端子を２〜４とする。
５〜１０は逆流防止ダイオード、１１〜２８はＫＥＹス
イッチ、２９はその入力がプル・ダウンあるいはプル・
アップに切換えることのできる入力機構でそれぞれの端
子を３０〜３２とする。また３３はアクティブ・ハイ用
ＫＥＹマトリックス、３４はアクティブ・ロウ用ＫＥＹ
マトリックスである。
イッチ、２９はその入力がプル・ダウンあるいはプル・
アップに切換えることのできる入力機構でそれぞれの端
子を３０〜３２とする。また３３はアクティブ・ハイ用
ＫＥＹマトリックス、３４はアクティブ・ロウ用ＫＥＹ
マトリックスである。
ＫＥＹスイッチの取込みは次のように行なう。
１、 アクティブ・ハイ用マトリックスの検出出力機構
１の出力端子２〜４をハイ・レベルにし入力機構２９の
入力端子３０〜３２をプル・ダウン状態にして入力端子
３０〜３２の状態を読み込む。
１の出力端子２〜４をハイ・レベルにし入力機構２９の
入力端子３０〜３２をプル・ダウン状態にして入力端子
３０〜３２の状態を読み込む。
３０〜３２の入力端子の少なくとも１つがハイ・レベル
ならアクティブ・ハイ用マトリックス３３上のＫＥＹス
イッチが押されているとしてＫＥＹスイッチの検出をし
、そうでなければアクティブ・ロウ用のＫＥＹマトリッ
クスの検出にうつる。
ならアクティブ・ハイ用マトリックス３３上のＫＥＹス
イッチが押されているとしてＫＥＹスイッチの検出をし
、そうでなければアクティブ・ロウ用のＫＥＹマトリッ
クスの検出にうつる。
２、 アクティブ・ハイ用ＫＥＹマルリックスの走査ア
クティブ・ハイ用のＫＥＹマトリックス３３のスイッチ
が押されていると判断した場合、どのスイッチが押され
ているかを走査する。
クティブ・ハイ用のＫＥＹマトリックス３３のスイッチ
が押されていると判断した場合、どのスイッチが押され
ているかを走査する。
出力機構１の出力端子２をハイ・レベルにし、出力端子
３，４をハイ・インピーダンス状態とする。入力機構２
９０入力端子３０〜３２をプル・ダウン状態にしその端
子状態を入力する。
３，４をハイ・インピーダンス状態とする。入力機構２
９０入力端子３０〜３２をプル・ダウン状態にしその端
子状態を入力する。
これにより１１，１４．１７のスイッチの状態を読み取
ることができる。
ることができる。
次に入力端子はプル・ダウンしたままで出力機構１の出
力端子３をハイ・レベルにし、２゜４はハイ・インピー
ダンスにする０次に入力端子状態を読み込むと１２．１
５，１８のスイッチの状態を読み取ることができる。
力端子３をハイ・レベルにし、２゜４はハイ・インピー
ダンスにする０次に入力端子状態を読み込むと１２．１
５，１８のスイッチの状態を読み取ることができる。
同様に入力はプル・ダウンしたままで出力端子４をハイ
・レベルにし、２，３をハイ・インピーダンスとする。
・レベルにし、２，３をハイ・インピーダンスとする。
そして入力端子状態を読み込むと１３．１８．１９のス
イッチの状態を読み取ることができる。
イッチの状態を読み取ることができる。
３、 アクティブ・ロウ用ＫＥＹマトリックスの入力出
力機構１の出力端子２〜４をロウ・レベルにし、入力機
構２９の入力端子３０〜３２をプル・アップ状態にして
入力端子３０〜３２の状態を読み込む。
力機構１の出力端子２〜４をロウ・レベルにし、入力機
構２９の入力端子３０〜３２をプル・アップ状態にして
入力端子３０〜３２の状態を読み込む。
３０〜３２の入力端子の少なくとも１つがロウ・レベル
ならアクデイプ・ロウ用ＫＥＹマトリックス３４上のＫ
ＥＹスイッチが押さてれいるとしてＫＥＹスイッチの検
出をし、そうでなければアクティブ・ハイ用のＫＥＹマ
トリックスの検出にうつる。
ならアクデイプ・ロウ用ＫＥＹマトリックス３４上のＫ
ＥＹスイッチが押さてれいるとしてＫＥＹスイッチの検
出をし、そうでなければアクティブ・ハイ用のＫＥＹマ
トリックスの検出にうつる。
４、 アクティブ・ロウ用ＫＥＹマトリックスの走査ア
クティブ・ロウ用ＫＥＹマトリックス３４のスイッチが
押されていると判断した場合、どのスイッチが押されて
いるかを走査する。
クティブ・ロウ用ＫＥＹマトリックス３４のスイッチが
押されていると判断した場合、どのスイッチが押されて
いるかを走査する。
出力機構１の出力端子２をロウ・レベルにし、出力端子
３，４をハイ・インピーダンス状態とする。入力機構２
９の入力端子３０〜３２をプル・アップ状態にしその端
子状態を入力する。
３，４をハイ・インピーダンス状態とする。入力機構２
９の入力端子３０〜３２をプル・アップ状態にしその端
子状態を入力する。
これにより２０，２３．２６のスイッチの状態を読み取
ることができる。
ることができる。
次に入力端子はプル・アップしたままで、出力機構１の
出力端子３をロウ・レベルにし、２．４はハイ・インピ
ーダンスにする。次に入力端子状態を読み込むと、２１
，２４．２９のスイッチの状態を読み取ることができる
。
出力端子３をロウ・レベルにし、２．４はハイ・インピ
ーダンスにする。次に入力端子状態を読み込むと、２１
，２４．２９のスイッチの状態を読み取ることができる
。
同様に入力はプル・アップしたままで出力端子４をロウ
・レベルにし、２，３をハイ・インピーダンスとする。
・レベルにし、２，３をハイ・インピーダンスとする。
次に入力端子状態を読み込むと２２．２５゜２８のスイ
ッチの状態を読み取ることができる。
ッチの状態を読み取ることができる。
以上の動作をフローチャートを第２図に示す。
〔実施例２〕
第３図は本発明の実施例２である。３５はアクティブ・
ハイ用出力ラッチ、３６はアクティブ・ロウ用出力ラッ
チ、３７はＫＥＹデータ・セレクタ、３８は出力ロジッ
ク回路、３９は逆流防止ダイオード、４０はＫＥＹスイ
ッチ、４１は入力ロジック回路、４２は入力ラッチ、４
３はアクティブ・メモリ・ラッチである。
ハイ用出力ラッチ、３６はアクティブ・ロウ用出力ラッ
チ、３７はＫＥＹデータ・セレクタ、３８は出力ロジッ
ク回路、３９は逆流防止ダイオード、４０はＫＥＹスイ
ッチ、４１は入力ロジック回路、４２は入力ラッチ、４
３はアクティブ・メモリ・ラッチである。
アクティブ・メモリ・ラッチ４３に“１″を入れ、アク
ティブ・ハイ用う、チに“１１１１”を入れると出力端
子４４〜４７はハイ・レベルになり入力端子４９〜５１
はプル・ダウンされる。このときの入力端子の状態をラ
ッチ４２に読込む。
ティブ・ハイ用う、チに“１１１１”を入れると出力端
子４４〜４７はハイ・レベルになり入力端子４９〜５１
はプル・ダウンされる。このときの入力端子の状態をラ
ッチ４２に読込む。
読込んだデータよりＫＥＹ入力ありと判断した場合、ア
クティブ・ハイ用゛出力うッ″チに“１０００”のデー
タを設定する。これにより出力端子４４はハイ・レベル
となり、４５，４６．４７はハイ・インピーダンスとな
る。このときの入力端子の状態を入力ラッチ４２にラッ
チし、読み取る。
クティブ・ハイ用゛出力うッ″チに“１０００”のデー
タを設定する。これにより出力端子４４はハイ・レベル
となり、４５，４６．４７はハイ・インピーダンスとな
る。このときの入力端子の状態を入力ラッチ４２にラッ
チし、読み取る。
出力ラッチに“０１００”、”００１０”“０００１”
のデータを順次出力し同様にするとアクティブ・ハイ用
のＫＥＹの走査が行なえる。
のデータを順次出力し同様にするとアクティブ・ハイ用
のＫＥＹの走査が行なえる。
次にアクティブ・メモリ・ラッチに“０”を入れ、アク
ティブ・ロウ用出力ラッチに“１１１１”のデータを設
定すると、出力ロッジク回路により出力端子４４〜４７
にロウ・レベルが出力される。
ティブ・ロウ用出力ラッチに“１１１１”のデータを設
定すると、出力ロッジク回路により出力端子４４〜４７
にロウ・レベルが出力される。
このとき入力はプル・アップされ、入力ラッチにはＫＥ
Ｙスイッチが押されていると入力ロジック回路により入
力ラッチには１がラッチされる。
Ｙスイッチが押されていると入力ロジック回路により入
力ラッチには１がラッチされる。
つまりＫＥＹマトリックスがアクティブ・ハイ用でもア
クティブ・ロウ用でもモメンタリ・スイッチが押されて
いれば“１”が読み取れるようになる。
クティブ・ロウ用でもモメンタリ・スイッチが押されて
いれば“１”が読み取れるようになる。
アクティブ・ロウのときもアクティブ・ハイと同様にし
てデータを設定し、入力することにより、アクティブ・
ロウ用ＫＥＹマトリックスを走査することができる。
てデータを設定し、入力することにより、アクティブ・
ロウ用ＫＥＹマトリックスを走査することができる。
実施例２は入出力回路の制御を一部ハードウェア化する
ことによりプログラムの負担を減らした例である。
ことによりプログラムの負担を減らした例である。
〔実施例３〕
実施例３はＬＣＤ表示のセグメント信号をＫＥＹソース
信号として使用する方式に本発明を適用したものである
。
信号として使用する方式に本発明を適用したものである
。
第４図で５２は表示用セグメント・ラッチ、５３はアク
ティブ・ハイ用出力う、チ、６４はアクティブ・ロウ用
出力ラッチ、５５はＫＥＹデータ・セレクタ、５６は出
力データ・セレクタ、５７は出力ロジック回路、５８は
表示用コモン・ラッチ、５９はＬＣＤデイスプレィ、６
０はアクティブ・ハイおよびアクティブ・ロウ用ＫＥＹ
マトリックス、６１は入力ロジック回路、６２は入力ラ
ッチ、６３はアクティブ・メモリ・ラッチ、６４は出力
データ選択ラッチである。
ティブ・ハイ用出力う、チ、６４はアクティブ・ロウ用
出力ラッチ、５５はＫＥＹデータ・セレクタ、５６は出
力データ・セレクタ、５７は出力ロジック回路、５８は
表示用コモン・ラッチ、５９はＬＣＤデイスプレィ、６
０はアクティブ・ハイおよびアクティブ・ロウ用ＫＥＹ
マトリックス、６１は入力ロジック回路、６２は入力ラ
ッチ、６３はアクティブ・メモリ・ラッチ、６４は出力
データ選択ラッチである。
また第５図に実施例３“のタイミング・チャートを示す
。図中、ＣＯＭＩ、Ｃ０Ｍ２は表示用コモン・ラッチ５
８からの出力信号で、８１．Ｓ２・・・は出力ロジック
回路５７からの出力信号である。
。図中、ＣＯＭＩ、Ｃ０Ｍ２は表示用コモン・ラッチ５
８からの出力信号で、８１．Ｓ２・・・は出力ロジック
回路５７からの出力信号である。
またに１は入力ロジック回路６１の入力をオープンにし
た時の状態図である。したがってＫＥＹスイッチが押さ
れるとに１のレベルは変化する。
た時の状態図である。したがってＫＥＹスイッチが押さ
れるとに１のレベルは変化する。
第５図で６５の期間は表示期間で、５２の表示用セグメ
ント・ラッチのデータが５６の出力データ・セレクタを
通り、５７の出力ロジック回路を通って出力されている
。この信号と５８の表示用コモン・ラッチの出力により
ＬＣＤ表示が０Ｎ１０ＦＦする。また６５の表示期間中
は、入力がハイ・インピーダンスとなるのでＫＥＹスイ
ッチが押されても表示に影響しない。
ント・ラッチのデータが５６の出力データ・セレクタを
通り、５７の出力ロジック回路を通って出力されている
。この信号と５８の表示用コモン・ラッチの出力により
ＬＣＤ表示が０Ｎ１０ＦＦする。また６５の表示期間中
は、入力がハイ・インピーダンスとなるのでＫＥＹスイ
ッチが押されても表示に影響しない。
６６の期間はアクティブ・ハイ用ＫＥＹマトリックスの
ＫＥＹ ＯＮ検出期間で５３のアクティブ・ハイ用出
力ラッチのデータが５５のＫＥＹデータ・セレクタを通
り、５６の出力データ・セレクタを通って５７の出力ロ
ジック回路から出力される。このとき５８の表示用コモ
ン・ラッチからの出力は中間電位であり、表示はＯＦＦ
となる。
ＫＥＹ ＯＮ検出期間で５３のアクティブ・ハイ用出
力ラッチのデータが５５のＫＥＹデータ・セレクタを通
り、５６の出力データ・セレクタを通って５７の出力ロ
ジック回路から出力される。このとき５８の表示用コモ
ン・ラッチからの出力は中間電位であり、表示はＯＦＦ
となる。
また入力端子は６１０入力ロジツク回路の働きによりプ
ルダウンされるため、ＫＥＹスイッチが押されていなけ
れば入力端子はロウ・レベル、押されていればハイ・レ
ベルとなる。
ルダウンされるため、ＫＥＹスイッチが押されていなけ
れば入力端子はロウ・レベル、押されていればハイ・レ
ベルとなる。
６７０期間はアクティブ・ロウ用ＫＥＹマトリックスの
ＫＥＹ ＯＮ検出期間で５４のアクティブ・ロウ用出
力ラッチのデータが５５のＫＥＹデータ・セレクタを通
り、５６の出力データ・セレクタ、を通って５７の出力
ロジッ、り回路から出力される。このとき５８の表示用
コモン・ラッチからの出力は中間電位であり表示はＯＦ
Ｆとなる。
ＫＥＹ ＯＮ検出期間で５４のアクティブ・ロウ用出
力ラッチのデータが５５のＫＥＹデータ・セレクタを通
り、５６の出力データ・セレクタ、を通って５７の出力
ロジッ、り回路から出力される。このとき５８の表示用
コモン・ラッチからの出力は中間電位であり表示はＯＦ
Ｆとなる。
また入力端子は６１０入力ロジツク回路の働きによりプ
ル・アップされるため、ＫＥＹスイッチが押されていな
ければハイ・レベル、押されていれハロウ・レベルとな
る。
ル・アップされるため、ＫＥＹスイッチが押されていな
ければハイ・レベル、押されていれハロウ・レベルとな
る。
また６８０期間はアクティブ・ハイ用ＫＥＹマトリック
スのＫＥＹ走査期間で、６６の期間と比ベセグメント出
力の１つだけがハイ・レベルで他はハイ・インピーダン
スとなることをのぞき同様の動作を行っている。
スのＫＥＹ走査期間で、６６の期間と比ベセグメント出
力の１つだけがハイ・レベルで他はハイ・インピーダン
スとなることをのぞき同様の動作を行っている。
また６９はアクティブ・ロウ用ＫＥＹマトリックスのＫ
ＥＹ走査期間で６７の期間と比ベセグメント出力の１つ
だけがロウ・レベルで他はハイ・インピーダンスとなる
ことを除き、同様の動作を行っている。
ＥＹ走査期間で６７の期間と比ベセグメント出力の１つ
だけがロウ・レベルで他はハイ・インピーダンスとなる
ことを除き、同様の動作を行っている。
実施例３はＬＣＤの表示出力をＫＥＹソースとして使用
する例に適用したもので従来にも増してさらにＩＣの端
子効率を上げられる。
する例に適用したもので従来にも増してさらにＩＣの端
子効率を上げられる。
以上説明したように本発明は、出力端子の状態なハイ・
レベル、ロウ・レベル、ハイ・インピーダンスの３状態
に変化させ、入力端子の状態なプル・アップ、プル・ダ
ウンもしくはこれに加えてハイ・インピーダンスの状態
に変化させることにより、アクティブ・ハイ用ＫＥＹマ
トリックスとアクティブ・ロウ用ＫＥＹマトリックスを
組合せて使用することが可能となり従来と同じ端子数（
ｍ＋ｎ）で従来の２倍のＫＥＹスイッチ（２ＸｍＸｎ）
の状態を判別することができるという効果がある。
レベル、ロウ・レベル、ハイ・インピーダンスの３状態
に変化させ、入力端子の状態なプル・アップ、プル・ダ
ウンもしくはこれに加えてハイ・インピーダンスの状態
に変化させることにより、アクティブ・ハイ用ＫＥＹマ
トリックスとアクティブ・ロウ用ＫＥＹマトリックスを
組合せて使用することが可能となり従来と同じ端子数（
ｍ＋ｎ）で従来の２倍のＫＥＹスイッチ（２ＸｍＸｎ）
の状態を判別することができるという効果がある。
第１図は本発明の実施例の１つを示す図、ｌ・・・・・
・３値出力機構、２〜４・・・・・・出力端子、５〜ｌ
Ｏ・・・・・・逆流防止ダイオード、１１〜２８・・・
・・・ＫＥＹスイッチ、２９・・・・・・入力機構、３
０〜３２・・・・・・入力端子、３３・・・・・・アク
ティブ・ハイ用ＫＥＹマトリックス、３４・・・・・・
アクティブ・ロウ用ＫＥＹマトリックス。 第２図は本発明のフローチャートを示す図である。 第３図は本発明の他の実施例を示す図、３５・・・・・
・アクティブ・ハイ用出力ラッチ、３６・・・・・・ア
クティブ・ロウ用出力ラッチ、３７・・・・・・ＫＥＹ
データ・セレクタ、３８・・・・・・出力ロジック回路
、３９・・・・・・逆流防止ダイオード、４０・・・・
・・ＫＥＹスイッチ、４１・・・・・・入カロジ、り回
路、４２・・・・・・入力ラッチ、４３・・・・・・ア
クティブ・メモリ・ラッチ、４４〜４゛７・・・・・・
出力端子、４８〜５１・・・・・・入力端子。 第４図は本発明の他の実施例を示す図、５２・・・・・
・表示用セグメント・ラッチ、５３・・・・・・アクテ
ィブ・ハイ用出力ラッチ、５４・・団・アクティブ・ロ
ウ用出力ラッチ、５５・・・・・・ＫＥＹデータ・セレ
クタ、５６・・・・・・出力データ・セレクタ、５７・
・・・・・出力ロジック回路、５８・・・・・・表示用
コモン・ラッチ、５９・・・・・・ＬＣＤデイスプレィ
、６０・・・・・・アクティブ・ハイおよびアクティブ
・ロウ用ＫＥＹマトリックス、６１・・・・・・入力ロ
ジック回路、６２・・・・・・入力ラッチ、６３・・・
・・・アクティブ・メモリ・ラッチ、６４・・・・・・
出力データ選択ラッチ。 第５図は実施例３のタイミングチャートを示す図、 ６５・・・・・・表示期間、６６・・・・・・アクティ
ブ・ハイ用ＫＥＹマトリックスのＫＥＹ ＯＮ検出期
間、６７・・・・・・アクティブ・ロウ用ＫＥＹマトリ
ックスのＫＥＹ ＯＮ検出期間、６８・・・・・・ア
クティブ・ハイ用ＫＥＹマトリックスの走査期間、６９
・・・・・・アクティブ・ロウ用ＫＥＹマトリックスの
走査期間。 第６図は従来のＫＥＹ入力回路でアクティブ・ハイ用Ｋ
ＥＹマトリックスの例を示す図、７０・・・・・・出力
アンプ、７１・・・・・・逆流防止ダイオード、７２・
・・・・・ＫＥＹスイッチ、７３・・団・プル・ダウン
抵抗、７４・・・・・・入力アンプ。 第７図は従来のＫＥＹ入力回路でアクティブ・ロウ用Ｋ
ＥＹマトリックスの例を示す図である。 ７５・・・・・・出力アンプ、７６・・・・・・逆流防
止ダイオード、７７・・・・・・ＫＥＹスイッチ、７８
・・・・・・プル・アップ抵抗、７９・・・・・・入力
アンプ。 代理人 弁理士 内 原 音 尤 口 万５面 万 乙 図 第 図
・３値出力機構、２〜４・・・・・・出力端子、５〜ｌ
Ｏ・・・・・・逆流防止ダイオード、１１〜２８・・・
・・・ＫＥＹスイッチ、２９・・・・・・入力機構、３
０〜３２・・・・・・入力端子、３３・・・・・・アク
ティブ・ハイ用ＫＥＹマトリックス、３４・・・・・・
アクティブ・ロウ用ＫＥＹマトリックス。 第２図は本発明のフローチャートを示す図である。 第３図は本発明の他の実施例を示す図、３５・・・・・
・アクティブ・ハイ用出力ラッチ、３６・・・・・・ア
クティブ・ロウ用出力ラッチ、３７・・・・・・ＫＥＹ
データ・セレクタ、３８・・・・・・出力ロジック回路
、３９・・・・・・逆流防止ダイオード、４０・・・・
・・ＫＥＹスイッチ、４１・・・・・・入カロジ、り回
路、４２・・・・・・入力ラッチ、４３・・・・・・ア
クティブ・メモリ・ラッチ、４４〜４゛７・・・・・・
出力端子、４８〜５１・・・・・・入力端子。 第４図は本発明の他の実施例を示す図、５２・・・・・
・表示用セグメント・ラッチ、５３・・・・・・アクテ
ィブ・ハイ用出力ラッチ、５４・・団・アクティブ・ロ
ウ用出力ラッチ、５５・・・・・・ＫＥＹデータ・セレ
クタ、５６・・・・・・出力データ・セレクタ、５７・
・・・・・出力ロジック回路、５８・・・・・・表示用
コモン・ラッチ、５９・・・・・・ＬＣＤデイスプレィ
、６０・・・・・・アクティブ・ハイおよびアクティブ
・ロウ用ＫＥＹマトリックス、６１・・・・・・入力ロ
ジック回路、６２・・・・・・入力ラッチ、６３・・・
・・・アクティブ・メモリ・ラッチ、６４・・・・・・
出力データ選択ラッチ。 第５図は実施例３のタイミングチャートを示す図、 ６５・・・・・・表示期間、６６・・・・・・アクティ
ブ・ハイ用ＫＥＹマトリックスのＫＥＹ ＯＮ検出期
間、６７・・・・・・アクティブ・ロウ用ＫＥＹマトリ
ックスのＫＥＹ ＯＮ検出期間、６８・・・・・・ア
クティブ・ハイ用ＫＥＹマトリックスの走査期間、６９
・・・・・・アクティブ・ロウ用ＫＥＹマトリックスの
走査期間。 第６図は従来のＫＥＹ入力回路でアクティブ・ハイ用Ｋ
ＥＹマトリックスの例を示す図、７０・・・・・・出力
アンプ、７１・・・・・・逆流防止ダイオード、７２・
・・・・・ＫＥＹスイッチ、７３・・団・プル・ダウン
抵抗、７４・・・・・・入力アンプ。 第７図は従来のＫＥＹ入力回路でアクティブ・ロウ用Ｋ
ＥＹマトリックスの例を示す図である。 ７５・・・・・・出力アンプ、７６・・・・・・逆流防
止ダイオード、７７・・・・・・ＫＥＹスイッチ、７８
・・・・・・プル・アップ抵抗、７９・・・・・・入力
アンプ。 代理人 弁理士 内 原 音 尤 口 万５面 万 乙 図 第 図
Claims (1)
- 出力端子の信号を走査し、入力端子から読み込むことに
よりマトリックス上のスイッチの状態を読み取るキーマ
トリックス入力回路において出力端子の出力状態がハイ
・レベル、ロウ・レベル、ハイ・インピーダンスの３状
態になるような機構を有し、入力端子がプル・アップ、
プル・ダウンとなる機構を有し、逆流防止ダイオードを
有することによってアクティブ・ハイで動作するキーマ
トリックスとアクティブ・ロウで動作するキーマトリッ
クスの２つのキーマトリックスを切換えることにより、
マトリックス上のスイッチの数を増すことができるマイ
クロ・コンピュータのキー入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237005A JPH0766307B2 (ja) | 1988-09-20 | 1988-09-20 | キー入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237005A JPH0766307B2 (ja) | 1988-09-20 | 1988-09-20 | キー入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284821A true JPH0284821A (ja) | 1990-03-26 |
| JPH0766307B2 JPH0766307B2 (ja) | 1995-07-19 |
Family
ID=17008975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237005A Expired - Lifetime JPH0766307B2 (ja) | 1988-09-20 | 1988-09-20 | キー入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766307B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6137531U (ja) * | 1984-08-02 | 1986-03-08 | シャープ株式会社 | キ−入力回路 |
-
1988
- 1988-09-20 JP JP63237005A patent/JPH0766307B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6137531U (ja) * | 1984-08-02 | 1986-03-08 | シャープ株式会社 | キ−入力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766307B2 (ja) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305284A (en) | Semiconductor memory device | |
| US4961169A (en) | Method of and apparatus for generating variable time delay | |
| NL8202579A (nl) | Micro-computer. | |
| KR900012435A (ko) | 플립플롭 기능을 갖는 논리회로 | |
| EP0083230B1 (en) | Method for controlling read-out or write in of semiconductor memory device and apparatus for the same | |
| JPH0284821A (ja) | キー入力回路 | |
| US5062110A (en) | Logic circuit testing apparatus | |
| US6202185B1 (en) | Methods and apparatus for facilitating scan testing of circuitry | |
| JP3111431B2 (ja) | 入力インタフェース回路 | |
| US5402381A (en) | Semiconductor memory circuit having bit clear and/or register initialize function | |
| US4771405A (en) | Hidden control bits in a control register | |
| JPH07152468A (ja) | キーマトリクス入力装置 | |
| US3860832A (en) | Bionic logic device | |
| US5574940A (en) | Data processor with quicker latch input timing of valid data | |
| US4747106A (en) | Parity checker circuit | |
| JPH0334617A (ja) | フリップフロップ回路 | |
| KR100234695B1 (ko) | 마스크롬의 데이타 출력회로 | |
| JPH0969286A (ja) | 半導体記憶装置 | |
| KR0168789B1 (ko) | 키 스캔 회로 및 그 제어방법 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| JPS61146017A (ja) | 計数回路 | |
| JPH0235700A (ja) | メモリ回路 | |
| JPS5857771B2 (ja) | キ−ボ−ドエンコ−ダ | |
| KR960007955Y1 (ko) | 피엘씨의 인터럽트 입력장치 |