JPH0286207A - 基本クロック発生回路 - Google Patents
基本クロック発生回路Info
- Publication number
- JPH0286207A JPH0286207A JP63234789A JP23478988A JPH0286207A JP H0286207 A JPH0286207 A JP H0286207A JP 63234789 A JP63234789 A JP 63234789A JP 23478988 A JP23478988 A JP 23478988A JP H0286207 A JPH0286207 A JP H0286207A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- mpu
- microprocessor system
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサの命令サイクル時間が決
定されるようなマイクロプロセッサシステムの基本クロ
ック発生回路に関する。
定されるようなマイクロプロセッサシステムの基本クロ
ック発生回路に関する。
従来の技術では、マイクロプロセッサシステムの基本タ
ロツク発生回路は、第２図に示すように発振器もしくは
発振子から成る回路１１であり、その周波数は固定で、
マイクロプロセッサユニット（ＭＰＵ）１２の規格範囲
内のほぼＭＡＸ値を使用している。ＭＰＵ１２は、表示
部制御回路１３．記憶回路１４．入出力制御回路１５５
割込み制御回路１６とマイクロプロセッサシステムを構
成するが、マイクロプロセッサシステムがスタンバイな
どの状態では、遅いＭＰＵクロックによる低速動作でも
十公使用可能であるにもかかわらず、ＭＰＵクロックが
変化しないため、速いＭＰＵクロックのまま高速動作を
行っている。
ロツク発生回路は、第２図に示すように発振器もしくは
発振子から成る回路１１であり、その周波数は固定で、
マイクロプロセッサユニット（ＭＰＵ）１２の規格範囲
内のほぼＭＡＸ値を使用している。ＭＰＵ１２は、表示
部制御回路１３．記憶回路１４．入出力制御回路１５５
割込み制御回路１６とマイクロプロセッサシステムを構
成するが、マイクロプロセッサシステムがスタンバイな
どの状態では、遅いＭＰＵクロックによる低速動作でも
十公使用可能であるにもかかわらず、ＭＰＵクロックが
変化しないため、速いＭＰＵクロックのまま高速動作を
行っている。
上述した従来のマイクロプロセッサシステムの基本クロ
ック発生回路では、ＭＰＵクロックの周波数は固定され
、周波数は規格範囲内のほぼＭＡＸ値を使用しているこ
とにより、マイクロプロセッサシステムがスタンバイな
どの状態のときに低速動作でも十分使用可能であるにも
かかわらず、ＭＰＵクロックが変化しないため高速動作
を行っている。したがってデジタルＩＣの特性である動
作周波数を低くし低消費電力化が可能な場合でも、動作
周波数を高い状態とし消費電力を浪費しているという欠
点がある。
ック発生回路では、ＭＰＵクロックの周波数は固定され
、周波数は規格範囲内のほぼＭＡＸ値を使用しているこ
とにより、マイクロプロセッサシステムがスタンバイな
どの状態のときに低速動作でも十分使用可能であるにも
かかわらず、ＭＰＵクロックが変化しないため高速動作
を行っている。したがってデジタルＩＣの特性である動
作周波数を低くし低消費電力化が可能な場合でも、動作
周波数を高い状態とし消費電力を浪費しているという欠
点がある。
本発明の目的は、このような欠点を除去し、適時にＭＰ
Ｕクロックの周波数を高い周波数から低い周波数にスム
ーズに可変することのできる基本クロック発生回路を提
供することにある。
Ｕクロックの周波数を高い周波数から低い周波数にスム
ーズに可変することのできる基本クロック発生回路を提
供することにある。
〔課題を解決するための手段］
本発明は、マイクロプロセッサユニットを備えるマイク
ロプロセッサシステムの基本クロックを発生する基本ク
ロック発生回路において、基本となるクロックを出力す
る発振器と、この発振器からの出力クロックを分周し第
１のクロックを出力する第１の分周器と、 前記第１のクロックを一方の入力とする位相比較器、こ
の位相比較器に接続される低域ろ波器。
ロプロセッサシステムの基本クロックを発生する基本ク
ロック発生回路において、基本となるクロックを出力す
る発振器と、この発振器からの出力クロックを分周し第
１のクロックを出力する第１の分周器と、 前記第１のクロックを一方の入力とする位相比較器、こ
の位相比較器に接続される低域ろ波器。
この低域ろ波器に接続されマイクロプロセッサユニット
へのクロックを出力する電圧制御発振器。
へのクロックを出力する電圧制御発振器。
この電圧制御発振器の出力するクロックを分周し、前記
位相比較器の他方の入力となる第２のクロックを出力す
る第２の分周器と、 マイクロプロセッサユニットにより制御され、前記第２
の分周器の分周比を制御する制御回路とを有し、 マイクロプロセッサユニットが特定の命令を実行するこ
とにより、マイクロプロセッサユニットへのクロックを
プログラマブルに可変することを特徴としている。
位相比較器の他方の入力となる第２のクロックを出力す
る第２の分周器と、 マイクロプロセッサユニットにより制御され、前記第２
の分周器の分周比を制御する制御回路とを有し、 マイクロプロセッサユニットが特定の命令を実行するこ
とにより、マイクロプロセッサユニットへのクロックを
プログラマブルに可変することを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の基本クロック発生回路の一実施例の
ブロック図である。この基本クロック発生回路ＩＯは、
基本となるクロックを出力する発振器７と、この発振器
からの出力クロックを分周しクロックＡを出力する分周
器６と、位相同期ループを構成する位相比較器２．低域
ろ波器３．電圧制御発振器４と、電圧制御発振器４の発
生するＭＰＵクロックを分周し、マイクロプロセッサシ
ステムの用途に応じて任意のＭＰＵクロックを適時に可
変出力する分周器５と、マイクロプロセッサシステムの
用途に応じてＭＰＵ８にて特定の命令を実行することに
よりＭＰＵクロックをプログラマブルに可変するために
分周器５を制御する制御回路１とを存している。
ブロック図である。この基本クロック発生回路ＩＯは、
基本となるクロックを出力する発振器７と、この発振器
からの出力クロックを分周しクロックＡを出力する分周
器６と、位相同期ループを構成する位相比較器２．低域
ろ波器３．電圧制御発振器４と、電圧制御発振器４の発
生するＭＰＵクロックを分周し、マイクロプロセッサシ
ステムの用途に応じて任意のＭＰＵクロックを適時に可
変出力する分周器５と、マイクロプロセッサシステムの
用途に応じてＭＰＵ８にて特定の命令を実行することに
よりＭＰＵクロックをプログラマブルに可変するために
分周器５を制御する制御回路１とを存している。
なおマイクロプロセッサシステムは、本実施例ではＭＰ
Ｕ８と、タイマー制御回路９と、表示部制御回路１３と
、記憶回路１４と、入出力制御回路１５と、割込み制御
回路１６とから構成されている。
Ｕ８と、タイマー制御回路９と、表示部制御回路１３と
、記憶回路１４と、入出力制御回路１５と、割込み制御
回路１６とから構成されている。
次に、本実施例の動作を説明する。
マイクロプロセッサシステムが通常動作状態にあるとき
は、分周器５の分周比は制御回路１により１に設定され
ており、電圧制御発振器４の発生するＭＰＵクロックは
、位相同期ループにより分周器６の発生するクロックＡ
に同期している。
は、分周器５の分周比は制御回路１により１に設定され
ており、電圧制御発振器４の発生するＭＰＵクロックは
、位相同期ループにより分周器６の発生するクロックＡ
に同期している。
マイクロプロセッサシステムがスタンバイなどの遅いＭ
ＰＵクロックによる低速動作が可能な状態になると、Ｍ
ＰＵ８は特定の命令を実行し、制御回路ｌにより分周器
５の分周比を制御させて、その分周比で電圧制御発振器
４の発生するＭＰＵクロックを分周して低周波数のクロ
ックＢを形成する。このクロックＢは、位相比較器２に
入力される。
ＰＵクロックによる低速動作が可能な状態になると、Ｍ
ＰＵ８は特定の命令を実行し、制御回路ｌにより分周器
５の分周比を制御させて、その分周比で電圧制御発振器
４の発生するＭＰＵクロックを分周して低周波数のクロ
ックＢを形成する。このクロックＢは、位相比較器２に
入力される。
一方、位相比較器２には、発振器７からの基本となるク
ロックを分周器６で分周して得られたクロックＡが入力
されている。位相比較器２．低域ろ波器３および電圧制
御発振器４で構成される位相同期ループは、クロックＢ
を基本となるクロソりＡに同期させる。すなわち、この
位相同期ループは、位相比較器２でクロックＡとクロッ
クＢの位相を比較し、位相差をなくすように動作する。
ロックを分周器６で分周して得られたクロックＡが入力
されている。位相比較器２．低域ろ波器３および電圧制
御発振器４で構成される位相同期ループは、クロックＢ
を基本となるクロソりＡに同期させる。すなわち、この
位相同期ループは、位相比較器２でクロックＡとクロッ
クＢの位相を比較し、位相差をなくすように動作する。
電圧制御発振器４の発生するＭＰＵクロックが同期がと
られ、所望の低周波数クロックになると、ＭＰＵ８は制
御’Ｂ回路１を制御して、分周器５の分周比を元に戻す
、すなわち１にする。このようにして、電圧制御発振器
４の発生するＭＰＵクロックを所望の低周波数クロック
にスムーズに可変することができる。
られ、所望の低周波数クロックになると、ＭＰＵ８は制
御’Ｂ回路１を制御して、分周器５の分周比を元に戻す
、すなわち１にする。このようにして、電圧制御発振器
４の発生するＭＰＵクロックを所望の低周波数クロック
にスムーズに可変することができる。
以上のように本実施例によれば、マイクロプロセッサシ
ステムの用途に応じＭＰＵクロックをプログラマブルに
可変することができる。ところで、マイクロプロセッサ
システムにおいて固定のタイマーが必要な場合は、分周
器６の出力クロックＡをマイクロプロセッサシステム内
のタイマー制御回路９の基本クロックとして使用するこ
とができる。
ステムの用途に応じＭＰＵクロックをプログラマブルに
可変することができる。ところで、マイクロプロセッサ
システムにおいて固定のタイマーが必要な場合は、分周
器６の出力クロックＡをマイクロプロセッサシステム内
のタイマー制御回路９の基本クロックとして使用するこ
とができる。
以上説明したように本発明では、マイクロプロセッサシ
ステムの基本クロック発生回路においてマイクロプロセ
ッサシステムがスタンバイなどの低速動作においても十
分使用可能な状態になった場合、適時にＭＰＵクロック
の周波数を高い周波数から低い周波数にスムーズに可変
することにより、一般のマイクロプロセッサシステムの
動作周波数が低い場合低消費電力となることを利用し、
マイクロプロセッサシステム全体の消費電力を減少させ
最適な消費電力で動作させることが可能であり、経済的
なマイクロプロセッサシステムの構築ができる。
ステムの基本クロック発生回路においてマイクロプロセ
ッサシステムがスタンバイなどの低速動作においても十
分使用可能な状態になった場合、適時にＭＰＵクロック
の周波数を高い周波数から低い周波数にスムーズに可変
することにより、一般のマイクロプロセッサシステムの
動作周波数が低い場合低消費電力となることを利用し、
マイクロプロセッサシステム全体の消費電力を減少させ
最適な消費電力で動作させることが可能であり、経済的
なマイクロプロセッサシステムの構築ができる。
第１図は、本発明の一実施例のブロック図、第２図は、
発振器を基本クロック発生回路とするマイクロプロセッ
サシステムのブロック図である。 １・・・・・制御回路 ２・・・・・位相比較器 ３・・・・・低域ろ波器 ４・・・・・電圧制御発振器 ５、６ ・ ７、１１・ ８、１２・ １０・ ・ ・ ・分周器 ・発振器 ・ ＭＰＵ ・基本クロック発生回路
発振器を基本クロック発生回路とするマイクロプロセッ
サシステムのブロック図である。 １・・・・・制御回路 ２・・・・・位相比較器 ３・・・・・低域ろ波器 ４・・・・・電圧制御発振器 ５、６ ・ ７、１１・ ８、１２・ １０・ ・ ・ ・分周器 ・発振器 ・ ＭＰＵ ・基本クロック発生回路
Claims (1)
- （１）マイクロプロセッサユニットを備えるマイクロプ
ロセッサシステムの基本クロックを発生する基本クロッ
ク発生回路において、 基本となるクロックを出力する発振器と、 この発振器からの出力クロックを分周し第１のクロック
を出力する第１の分周器と、 前記第１のクロックを一方の入力とする位相比較器、こ
の位相比較器に接続される低域ろ波器、この低域ろ波器
に接続されマイクロプロセッサユニットへのクロックを
出力する電圧制御発振器、この電圧制御発振器の出力す
るクロックを分周し、前記位相比較器の他方の入力とな
る第２のクロックを出力する第２の分周器と、 マイクロプロセッサユニットにより制御され、前記第２
の分周器の分周比を制御する制御回路とを有し、 マイクロプロセッサユニットが特定の命令を実行するこ
とにより、マイクロプロセッサユニットへのクロックを
プログラマブルに可変することを特徴とする基本クロッ
ク発生回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234789A JPH0646702B2 (ja) | 1988-09-21 | 1988-09-21 | 基本クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234789A JPH0646702B2 (ja) | 1988-09-21 | 1988-09-21 | 基本クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0286207A true JPH0286207A (ja) | 1990-03-27 |
| JPH0646702B2 JPH0646702B2 (ja) | 1994-06-15 |
Family
ID=16976409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63234789A Expired - Lifetime JPH0646702B2 (ja) | 1988-09-21 | 1988-09-21 | 基本クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646702B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0895660A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | 低消費電力動作用のクロックジェネレータ／コントローラ内蔵ｌｓｉ |
-
1988
- 1988-09-21 JP JP63234789A patent/JPH0646702B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0895660A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | 低消費電力動作用のクロックジェネレータ／コントローラ内蔵ｌｓｉ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646702B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379766B1 (ko) | 순간클럭주파수시프트기능을구비한pll시스템클럭발생기 | |
| US5548235A (en) | Phase-locked loop and resulting frequency multiplier | |
| KR100258278B1 (ko) | 위상 동기 루프 시스템 및 위상 동기 클록 신호의 주파수 전환방법 | |
| JP2755183B2 (ja) | 低消費電力動作用のクロックジェネレータ／コントローラ内蔵ｌｓｉ | |
| JP2008135065A (ja) | データ処理システム内の種々のクロック源間を切り替える装置およびその方法 | |
| KR960015134A (ko) | 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기 | |
| JPH0556691B2 (ja) | ||
| US20200350895A1 (en) | Generation of pulse width modulated (pwm) pulses | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JPH08190535A (ja) | 要素プロセッサおよび電力分散マルチプロセッサ | |
| US5278521A (en) | Power saving frequency synthesizer with fast pull-in feature | |
| US5815694A (en) | Apparatus and method to change a processor clock frequency | |
| US4942595A (en) | Circuit for dividing the frequency of a digital clock signal by two and one-half | |
| JPH0286207A (ja) | 基本クロック発生回路 | |
| JPH0715293A (ja) | クロックディスエーブル回路、クロックディスエーブルおよびイネーブル回路、ならびに同期されたクロックディスエーブルおよびイネーブルを備えるキャリア信号周波数トラッキング装置 | |
| JP2835224B2 (ja) | クロック切り替え制御装置 | |
| JPH01146426A (ja) | Ｐｌｌ回路 | |
| JPH0224712A (ja) | データ処理回路 | |
| JPH04251312A (ja) | クロツク供給方式 | |
| JPS6315517A (ja) | クロツク発生回路 | |
| KR200188170Y1 (ko) | 클럭 발생기 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JP2003243980A (ja) | Ｐｌｌ回路 | |
| JPS6020223A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPH03297222A (ja) | 半導体集積回路 |