JPH0286213A - アナログスイッチ回路 - Google Patents
アナログスイッチ回路Info
- Publication number
- JPH0286213A JPH0286213A JP63236904A JP23690488A JPH0286213A JP H0286213 A JPH0286213 A JP H0286213A JP 63236904 A JP63236904 A JP 63236904A JP 23690488 A JP23690488 A JP 23690488A JP H0286213 A JPH0286213 A JP H0286213A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- gate
- diode
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログスイッチ回路に関するもので、ＭＯ
Ｓ トランジスタの寄生容量により生じる。
Ｓ トランジスタの寄生容量により生じる。
フィードスルーノイズを小さくする為に、ＭＯＳトラン
ジスタのゲート電圧を制御する為に差動増幅器、ダイオ
ードを用いたアナログスイッチに関するものである。
ジスタのゲート電圧を制御する為に差動増幅器、ダイオ
ードを用いたアナログスイッチに関するものである。
従来の技術
アナログスイッチ回路は、高速スイッチング特性が得ら
れ、電子回路のスイッチ手段として広く使われている。
れ、電子回路のスイッチ手段として広く使われている。
アナログスイッチ回路の能動素子として、バイポーラト
ランジスタやＭＯＳトランジスタなど使用されているが
、バイポーラで構成したスイッチではオフセット電圧が
あることなどの為、近年ＭＯ８トランジスタで構成した
スイッチがよく使われている。
ランジスタやＭＯＳトランジスタなど使用されているが
、バイポーラで構成したスイッチではオフセット電圧が
あることなどの為、近年ＭＯ８トランジスタで構成した
スイッチがよく使われている。
第４図は、従来のアナログスイッチ回路の一例を示す回
路図である。第４図においてソースが信号入力端子６に
接続され、ゲートが２段からなるインバータ２に接続さ
れ、ドレインがコンデンサー８を介して接地され、出力
端子７に接続されたＰチャンネルトランジスタ４と、ド
レインが信号入力端子６に接続され、ゲートがインバー
タに接続され、ソースがコンデンサー８を介して接地さ
れ、出力端子７に接続されたＮチャンネルトランジスタ
５から構成されたアナログスイッチ回路について、以下
、その動作を説明する。まず制御信号端子１がローレベ
ル“Ｌ”の時、２段からなるインバータ２を介してＰチ
ャンネルトランジスタ４のゲートに”Ｌ“の制御信号端
子１が印加され、Ｐチャンネルトランジスタ４がオンす
る。
路図である。第４図においてソースが信号入力端子６に
接続され、ゲートが２段からなるインバータ２に接続さ
れ、ドレインがコンデンサー８を介して接地され、出力
端子７に接続されたＰチャンネルトランジスタ４と、ド
レインが信号入力端子６に接続され、ゲートがインバー
タに接続され、ソースがコンデンサー８を介して接地さ
れ、出力端子７に接続されたＮチャンネルトランジスタ
５から構成されたアナログスイッチ回路について、以下
、その動作を説明する。まず制御信号端子１がローレベ
ル“Ｌ”の時、２段からなるインバータ２を介してＰチ
ャンネルトランジスタ４のゲートに”Ｌ“の制御信号端
子１が印加され、Ｐチャンネルトランジスタ４がオンす
る。
又、制御信号端子１が”Ｌ“の時インバータ３を介して
Ｎチャンネルトランジスタ５のゲートにＨの制御信号ｌ
が印加され、Ｎチャンネルトランジスタがオンする。Ｐ
チャンネルトランジスタ４とＮチャンネルトランジスタ
５がオンすると、信号入力端子６から入力信号が入った
時、その入力信号の電圧値に伴ないその電画がコンデン
サー８に蓄わえられ出力端子７は入力信号の電圧値と同
じになる。次に制御信号端子１がハイレヘル”Ｈ−の時
、２段からなるインバータ２を介してＰチャンネルトラ
ンジスタ４のゲートに”Ｈ“のクロック制御信号１が印
加され、Ｐチャンネルトランジスタ４がオフする。又制
御信号１がＨの時インバータ３を介してＮチャンネルト
ランジスタ５のゲートに”Ｌ”の制御信号１が印加され
、Ｎチャンネルトランジスタ５がオフする。Ｐチャンネ
ルトランジスタ４とＮチャンネルトランジスタ５がオフ
すると、信号入力端子６は出力端子７から切りはなされ
、コンデンサー８にはオンからオフになった瞬間の入力
信号の電圧が保接される。
Ｎチャンネルトランジスタ５のゲートにＨの制御信号ｌ
が印加され、Ｎチャンネルトランジスタがオンする。Ｐ
チャンネルトランジスタ４とＮチャンネルトランジスタ
５がオンすると、信号入力端子６から入力信号が入った
時、その入力信号の電圧値に伴ないその電画がコンデン
サー８に蓄わえられ出力端子７は入力信号の電圧値と同
じになる。次に制御信号端子１がハイレヘル”Ｈ−の時
、２段からなるインバータ２を介してＰチャンネルトラ
ンジスタ４のゲートに”Ｈ“のクロック制御信号１が印
加され、Ｐチャンネルトランジスタ４がオフする。又制
御信号１がＨの時インバータ３を介してＮチャンネルト
ランジスタ５のゲートに”Ｌ”の制御信号１が印加され
、Ｎチャンネルトランジスタ５がオフする。Ｐチャンネ
ルトランジスタ４とＮチャンネルトランジスタ５がオフ
すると、信号入力端子６は出力端子７から切りはなされ
、コンデンサー８にはオンからオフになった瞬間の入力
信号の電圧が保接される。
発明が解決しようとする課題
しかしながらＭＯＳトランジスタには、図２に示すよう
に、ゲート・ソース及びゲート・ドレイン間に寄生容量
ＣＯＳ及びＣＯＯがある。従ってスイッチのオンオフ時
に制御信号がゲートからソース及びドレインに流れ込み
、コンデンサーに保持されたオンからオフになった瞬間
の入力信号の電圧にフィードスルーノイズによる誤差電
圧ｖｅをもたらす。
に、ゲート・ソース及びゲート・ドレイン間に寄生容量
ＣＯＳ及びＣＯＯがある。従ってスイッチのオンオフ時
に制御信号がゲートからソース及びドレインに流れ込み
、コンデンサーに保持されたオンからオフになった瞬間
の入力信号の電圧にフィードスルーノイズによる誤差電
圧ｖｅをもたらす。
本発明は上記従来の問題点を解決するもので、制御信号
の切り換わり時に発生する誤差電圧を小さくするアナロ
グスイッチ回路を提供することを目的とする。
の切り換わり時に発生する誤差電圧を小さくするアナロ
グスイッチ回路を提供することを目的とする。
課題を解決するための手段
この目的を達成する為に本発明は、ソースが信号入力端
子に接続され、ゲートが第１のダイオードのアノードに
接続され、更に第１の差動増幅器の非反転入力端子に接
続された、第１のＰチャンネルトランジスタとドレイン
が前記信号入力端子に接続され、ゲートが第２のダイオ
ードのカソードに接続され、ソースが前記第１のＰチャ
ンネルトランジスダのトレインに接続された、第１のＮ
チャンネルトランジスタと前記第１の差動増幅器の出力
が、前記第１のダイオードのカソードと前記第２のダイ
オードのアノードに接続され、更に前記第１の差動増幅
器の反転入力端子に接続された回路のアナログスイッチ
である。
子に接続され、ゲートが第１のダイオードのアノードに
接続され、更に第１の差動増幅器の非反転入力端子に接
続された、第１のＰチャンネルトランジスタとドレイン
が前記信号入力端子に接続され、ゲートが第２のダイオ
ードのカソードに接続され、ソースが前記第１のＰチャ
ンネルトランジスダのトレインに接続された、第１のＮ
チャンネルトランジスタと前記第１の差動増幅器の出力
が、前記第１のダイオードのカソードと前記第２のダイ
オードのアノードに接続され、更に前記第１の差動増幅
器の反転入力端子に接続された回路のアナログスイッチ
である。
作用
この構成によって制御信号の切りかわり時に発生する誤
差電圧を低減する為に制御信号の電圧値を信号入力の電
圧値に対して一定にすることができ、ＭＯＳトランジス
タのゲート・ソース、ゲート・ドレイン間容量によるフ
ィードスルーノイズを小さくすることができる。
差電圧を低減する為に制御信号の電圧値を信号入力の電
圧値に対して一定にすることができ、ＭＯＳトランジス
タのゲート・ソース、ゲート・ドレイン間容量によるフ
ィードスルーノイズを小さくすることができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における、ＭＯＳアナログス
イッチの構成を示すしのである。第１図において、ソー
スが信号入力端子６に接続され、ゲートがダイオード１
０のアノードに接続され、２段からなるインバータ２を
介して制御信号端子ｌへと接続され、ドレインがコンデ
ンサー８を介して接地され、更に差動増幅器９の非反転
入力端子に接続された、Ｐチャンネルトランジスタ４と
ドレインが信号入力端子６に接続され、ゲートがダイオ
ード１１のカソードに接続され、更に、インバータ３の
出力に接続され、ソースがＰチャンネルトランジスタ４
のドレインに接続され、更に差動増幅器９の非反転入力
端子に接続された。Ｎチャンネルトランジスタ５．！＝
、前記第１の差動増幅器の出力が、ダイオード１０のカ
ソードとダイオード１１のアノードに接続され更に、差
動増幅器９の反転入力端子に接続された回路構成をもつ
。
イッチの構成を示すしのである。第１図において、ソー
スが信号入力端子６に接続され、ゲートがダイオード１
０のアノードに接続され、２段からなるインバータ２を
介して制御信号端子ｌへと接続され、ドレインがコンデ
ンサー８を介して接地され、更に差動増幅器９の非反転
入力端子に接続された、Ｐチャンネルトランジスタ４と
ドレインが信号入力端子６に接続され、ゲートがダイオ
ード１１のカソードに接続され、更に、インバータ３の
出力に接続され、ソースがＰチャンネルトランジスタ４
のドレインに接続され、更に差動増幅器９の非反転入力
端子に接続された。Ｎチャンネルトランジスタ５．！＝
、前記第１の差動増幅器の出力が、ダイオード１０のカ
ソードとダイオード１１のアノードに接続され更に、差
動増幅器９の反転入力端子に接続された回路構成をもつ
。
まず、制御信号端子１が”Ｌ“の時２段からなるインバ
ータ２を介してＰチャンネルトランジスタ４のゲートに
Ｌ”のクロック制御信号端子１が印加され、Ｐチャンネ
ルトランジスタ４がオンする。又、制御信号１が“Ｌ″
の時不ンバータ３を介してＮチャンネルトランジスタ５
のゲートに“Ｉ（“の制御信号ｌが印加され、Ｎチャン
ネルトランジスタ５がオンする。Ｐチャンネルトランジ
スタ４．Ｎチャンネルトランジスタ５がオンすると信号
入力端子６の電圧値に応じて、コンデンサー８に電荷が
蓄わえられ、出力端子７に入力信号の電圧値が出力され
る。出力端子７に出力された入力信号の電圧値は、差動
増幅器９の非反転入力端子に入力され、出力されるが、
ダイオード１０゜１１は逆バイアスされているためオン
せず、Ｐチャンネルトランジスタ４．Ｎチャンネルトラ
ンジスタ５のゲート電圧値は変化しない。
ータ２を介してＰチャンネルトランジスタ４のゲートに
Ｌ”のクロック制御信号端子１が印加され、Ｐチャンネ
ルトランジスタ４がオンする。又、制御信号１が“Ｌ″
の時不ンバータ３を介してＮチャンネルトランジスタ５
のゲートに“Ｉ（“の制御信号ｌが印加され、Ｎチャン
ネルトランジスタ５がオンする。Ｐチャンネルトランジ
スタ４．Ｎチャンネルトランジスタ５がオンすると信号
入力端子６の電圧値に応じて、コンデンサー８に電荷が
蓄わえられ、出力端子７に入力信号の電圧値が出力され
る。出力端子７に出力された入力信号の電圧値は、差動
増幅器９の非反転入力端子に入力され、出力されるが、
ダイオード１０゜１１は逆バイアスされているためオン
せず、Ｐチャンネルトランジスタ４．Ｎチャンネルトラ
ンジスタ５のゲート電圧値は変化しない。
次に制御信号端子１がＨ“の時、２段からなるインバー
タ２を介してＰチャンネルトランジスタ４のゲートにＨ
゛の制御信号１が”Ｈ“の時、２段からなるインバータ
２を介してＰチャンネルトランジスタ４のゲートに°Ｆ
１“の制御信号が印加され、Ｐチャンネルトランジスタ
４はオフする。又、制御信号が”Ｈ”の時、インバータ
３を介してＮチャンネルトランジスタ５のゲートに”Ｌ
″の制御信号が印加されＮチャンネルトランジスタ５が
オフすると、いままでオン状態で信号入力端子６から入
力信号が出力端子７に出力されたのが出力しな（なり、
コンデンサーＳにはオンからオフになった瞬間の入力信
号６の電圧値が保持される。出力端子７の電圧値は差動
増幅器９を経て、出力されるこのときダイオード１０．
１１がオンするためＰチャンネルトランジスタ４のゲー
トは出力端子７の電圧値より０．７Ｖ （ＶＢＥ）高い
電圧になる。一方Ｎチャンネルトランジスタ５のゲート
電圧は出力端子７の電圧値より０．７Ｖ（ＶＢＥ）低い
電圧になる。つまりＰチャンネルトランジスタ４はオフ
になった時、ゲートとドレイン・ソース間の電圧差は入
力信号６に関係なく、入力信号６の電圧値子０，７Ｖと
いう一定の関係になる。又、Ｎチャンネルトランジスタ
５はオフになった時、ゲートとドレイン・ソースの間の
電圧差は、人力信号６の電圧値−〇、７Ｖという一定の
関係になる。つまりオン、オフ時に制御信号がゲートか
らソース及びドレインに流れ込むことにより生しるフィ
ードスルノイズの大きさが入力信号の電圧値に関係なく
一定となる。
タ２を介してＰチャンネルトランジスタ４のゲートにＨ
゛の制御信号１が”Ｈ“の時、２段からなるインバータ
２を介してＰチャンネルトランジスタ４のゲートに°Ｆ
１“の制御信号が印加され、Ｐチャンネルトランジスタ
４はオフする。又、制御信号が”Ｈ”の時、インバータ
３を介してＮチャンネルトランジスタ５のゲートに”Ｌ
″の制御信号が印加されＮチャンネルトランジスタ５が
オフすると、いままでオン状態で信号入力端子６から入
力信号が出力端子７に出力されたのが出力しな（なり、
コンデンサーＳにはオンからオフになった瞬間の入力信
号６の電圧値が保持される。出力端子７の電圧値は差動
増幅器９を経て、出力されるこのときダイオード１０．
１１がオンするためＰチャンネルトランジスタ４のゲー
トは出力端子７の電圧値より０．７Ｖ （ＶＢＥ）高い
電圧になる。一方Ｎチャンネルトランジスタ５のゲート
電圧は出力端子７の電圧値より０．７Ｖ（ＶＢＥ）低い
電圧になる。つまりＰチャンネルトランジスタ４はオフ
になった時、ゲートとドレイン・ソース間の電圧差は入
力信号６に関係なく、入力信号６の電圧値子０，７Ｖと
いう一定の関係になる。又、Ｎチャンネルトランジスタ
５はオフになった時、ゲートとドレイン・ソースの間の
電圧差は、人力信号６の電圧値−〇、７Ｖという一定の
関係になる。つまりオン、オフ時に制御信号がゲートか
らソース及びドレインに流れ込むことにより生しるフィ
ードスルノイズの大きさが入力信号の電圧値に関係なく
一定となる。
発明の詳細
な説明したように、本発明によれば、出力端子７に出力
された、入力信号６の電圧値を差動増幅器９を経て出力
し、信号６をダイオード１０゜１１を介して、Ｐチャン
ネルトランジスタ４とＮチャンネルトランジスタ５のゲ
ートにフィードバックさせ、Ｐチャンネルトランジスタ
４とＮチャンネルトランジスタ５のゲート電圧を制御す
ることにより、ＭＯＳトランジスタがオンからオフにな
った時、制御信号１によりゲートからソース及びドレイ
ンの寄生容量を介してフィードスルーノイズが小さ（な
り、高速なスイッチ回路が実現でき、実用上の効果は大
きい。
された、入力信号６の電圧値を差動増幅器９を経て出力
し、信号６をダイオード１０゜１１を介して、Ｐチャン
ネルトランジスタ４とＮチャンネルトランジスタ５のゲ
ートにフィードバックさせ、Ｐチャンネルトランジスタ
４とＮチャンネルトランジスタ５のゲート電圧を制御す
ることにより、ＭＯＳトランジスタがオンからオフにな
った時、制御信号１によりゲートからソース及びドレイ
ンの寄生容量を介してフィードスルーノイズが小さ（な
り、高速なスイッチ回路が実現でき、実用上の効果は大
きい。
第１図は本発明の第１の実施例におけるＭＯＳアナログ
スイッチ回路の回路図、第２図はＭＯＳトランジスタの
寄生容量を表した等価回路図、第３図は第２の出力端子
Ｖｏにおける電工波形図、第４図は従来のＭＯＳアナロ
グスイッチ回路の回路図である。 １・・・・・・制御信号、２・・・・・・２段からなる
インバータ回路、３・・・・・・インバータ回路、４・
・・・・・Ｐチャンネルトランジスタ、５・・・・・・
Ｎチャンネルトランジスタ、６・・・・・・信号入力端
子、７・・・・・・出力端子、８・・・・・・コンデン
サー、９・・・・・・差動増幅器、１０．１１・・・・
・・ダイオード、１２・・・・・・ゲート・ソース間寄
生容量、１３・・・・・・ゲート・ドレイン間寄生容量
、１４・・・・・・入力端子、１５・・・・・・出力電
圧。 ／−１１１Ｔ ｍ イｓ号 ２・−２＃２のらｒｊクインバゝり ３−・インパーグ ４−Ｆテイム札しトランシスグ ５゛°°〜°°〜テ岬ンンシスグ ６・・−信号入オ ７−・出力域１子 ８・−フンテンブー ｑ′−禿勧１唱慕 ｒｏ、 ｎ ＝−グイオード 図 第 ３図 ／Ｚ −ケート・ソース間寄聾辷Ｍ、量１３− ゲー
ト・ドレイン間寄生、算量。 １４°−°六力電五 ｆ５−−・出力電工
スイッチ回路の回路図、第２図はＭＯＳトランジスタの
寄生容量を表した等価回路図、第３図は第２の出力端子
Ｖｏにおける電工波形図、第４図は従来のＭＯＳアナロ
グスイッチ回路の回路図である。 １・・・・・・制御信号、２・・・・・・２段からなる
インバータ回路、３・・・・・・インバータ回路、４・
・・・・・Ｐチャンネルトランジスタ、５・・・・・・
Ｎチャンネルトランジスタ、６・・・・・・信号入力端
子、７・・・・・・出力端子、８・・・・・・コンデン
サー、９・・・・・・差動増幅器、１０．１１・・・・
・・ダイオード、１２・・・・・・ゲート・ソース間寄
生容量、１３・・・・・・ゲート・ドレイン間寄生容量
、１４・・・・・・入力端子、１５・・・・・・出力電
圧。 ／−１１１Ｔ ｍ イｓ号 ２・−２＃２のらｒｊクインバゝり ３−・インパーグ ４−Ｆテイム札しトランシスグ ５゛°°〜°°〜テ岬ンンシスグ ６・・−信号入オ ７−・出力域１子 ８・−フンテンブー ｑ′−禿勧１唱慕 ｒｏ、 ｎ ＝−グイオード 図 第 ３図 ／Ｚ −ケート・ソース間寄聾辷Ｍ、量１３− ゲー
ト・ドレイン間寄生、算量。 １４°−°六力電五 ｆ５−−・出力電工
Claims (1)
- ソースが第１の信号入力端子に接続され、ゲートが第１
の制御端子と第１のダイオードのアノードに接続され、
ドレインが第１のコンデンサーを介して接地され、更に
第１の差動増幅器の非反転入力端子に接続された、第１
のＰチャンネルトランジスタと、ドレインが前記第１の
信号入力端子に接続され、ゲートが第２の制御端子と第
２のダイオードのカソードに接続され、ソースが前記第
１のＰチャンネルトランジスタのドレインに接続され、
前記第１の差動増幅器の出力が、前記第１のダイオード
のカソードと前記第２のダイオードのアノードに接続さ
れ、更に前記第１の差動増幅器の反転入力端子に接続さ
れたことを特徴とするアナログスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236904A JPH0286213A (ja) | 1988-09-21 | 1988-09-21 | アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236904A JPH0286213A (ja) | 1988-09-21 | 1988-09-21 | アナログスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0286213A true JPH0286213A (ja) | 1990-03-27 |
Family
ID=17007478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236904A Pending JPH0286213A (ja) | 1988-09-21 | 1988-09-21 | アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0286213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014877A3 (en) * | 1998-09-08 | 2000-06-08 | Maxim Integrated Products | Constant gate drive mos analog switch |
| EP1383241A1 (en) * | 2002-07-19 | 2004-01-21 | Infineon Technologies AG | Switched level-shift circuit in an analog switch |
-
1988
- 1988-09-21 JP JP63236904A patent/JPH0286213A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014877A3 (en) * | 1998-09-08 | 2000-06-08 | Maxim Integrated Products | Constant gate drive mos analog switch |
| US6154085A (en) * | 1998-09-08 | 2000-11-28 | Maxim Integrated Products, Inc. | Constant gate drive MOS analog switch |
| EP1383241A1 (en) * | 2002-07-19 | 2004-01-21 | Infineon Technologies AG | Switched level-shift circuit in an analog switch |
| WO2004010580A3 (en) * | 2002-07-19 | 2004-04-08 | Infineon Technologies Ag | Switched level-shift circuit in an analog switch |
| US7049877B2 (en) | 2002-07-19 | 2006-05-23 | Infineon Technologies Ag | Switched level-shift circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581545A (en) | Schmitt trigger circuit | |
| US4346310A (en) | Voltage booster circuit | |
| JPH01288010A (ja) | ドライバ回路 | |
| US4764689A (en) | Sample-and-hold circuit arrangement | |
| US20020186054A1 (en) | Sample and hold circuit | |
| US4752704A (en) | Noise suppression interface circuit for non-superimposed two-phase timing signal generator | |
| US20090039924A1 (en) | Systems and methods for reducing distortion in semiconductor based sampling systems | |
| JPH0286213A (ja) | アナログスイッチ回路 | |
| US5684425A (en) | Analog switch for low supply voltage MOS integrated circuits | |
| JPH0677804A (ja) | 出力回路 | |
| JP2854772B2 (ja) | アナログスイッチング回路 | |
| JPS6065606A (ja) | 集積回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JPH03131916A (ja) | 定電圧回路 | |
| JP3459130B2 (ja) | 電流スイッチ回路 | |
| JPH063468B2 (ja) | 電流比較回路 | |
| JPH0524226Y2 (ja) | ||
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPH0581088B2 (ja) | ||
| JPS62171222A (ja) | クロツク信号駆動回路 | |
| JPS60213118A (ja) | 電圧比較回路 | |
| US20120242524A1 (en) | Current source cell and digital-to-analog converter | |
| JPS58162126A (ja) | 集積回路装置の出力バツフア回路 | |
| JPS62230219A (ja) | 小振幅信号出力回路 |