JPH0287485A - 電子部品用端子板 - Google Patents
電子部品用端子板Info
- Publication number
- JPH0287485A JPH0287485A JP63238182A JP23818288A JPH0287485A JP H0287485 A JPH0287485 A JP H0287485A JP 63238182 A JP63238182 A JP 63238182A JP 23818288 A JP23818288 A JP 23818288A JP H0287485 A JPH0287485 A JP H0287485A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- cylindrical
- wiring
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は半導体チップ等を搭載した電子部品用端子板の
端子構造に関し、 筒状端子を用いることによ多端子間の分離を完全にして
かつ端子密度を高密度化した電子部品用端子板を提供す
ることを目的とし、 半導体チップ等を搭載し配線の各端子を格子状に配列し
た電子部品用端子板において、前記各端子が、端子ピン
を中心に筒状端子で囲み、その間に低訪電率、高絶縁性
材料を充填した対端子より成る構成とする。
端子構造に関し、 筒状端子を用いることによ多端子間の分離を完全にして
かつ端子密度を高密度化した電子部品用端子板を提供す
ることを目的とし、 半導体チップ等を搭載し配線の各端子を格子状に配列し
た電子部品用端子板において、前記各端子が、端子ピン
を中心に筒状端子で囲み、その間に低訪電率、高絶縁性
材料を充填した対端子より成る構成とする。
本発明は半導体チップ等を搭載した電子部品用端子板の
端子構造に関するものである。
端子構造に関するものである。
近年の半導体素子の高速、高集積化に伴ない、該素子を
搭載するチップキャリアや配線板に対し【も要求が厳し
くなっている。高速化では素子を含む回路上の誘電率の
低減や特性インピーダンスの整合を図る必要があシ、高
集積化では配線や端子間ピッチの微細化が求められてい
る。
搭載するチップキャリアや配線板に対し【も要求が厳し
くなっている。高速化では素子を含む回路上の誘電率の
低減や特性インピーダンスの整合を図る必要があシ、高
集積化では配線や端子間ピッチの微細化が求められてい
る。
従来の電子部品用端子板では集積度を高くするため、格
子状に端子を配設し、また面積当シの端子数を増すには
、端子間のピッチを小さくしていた。第３図はこの種の
従来例の説明図であシ、同図（α）の外観斜視図に示す
ように、半導体素子（ＩＣ）チップ１３に対し、引出し
端子が多数の場合、以前のように２方向または４方向に
のみ配列された端子では賄いきれないから、図示のよう
に、端子を格子状に配設した端子板１０を設け、多数の
端子ピン１１を同図（ｂ） Ｋ示すように貫通し【下面
に突出させ上面にＩＣチップ１３を搭載しその引出線を
各端子ピン１１に接続する。この格子状端子ピン１１を
プリント板１４の所定の設置位置１２の対応する接続穴
１２（スルーホールまたはコネクタ）に挿入し接合また
は圧接する。
子状に端子を配設し、また面積当シの端子数を増すには
、端子間のピッチを小さくしていた。第３図はこの種の
従来例の説明図であシ、同図（α）の外観斜視図に示す
ように、半導体素子（ＩＣ）チップ１３に対し、引出し
端子が多数の場合、以前のように２方向または４方向に
のみ配列された端子では賄いきれないから、図示のよう
に、端子を格子状に配設した端子板１０を設け、多数の
端子ピン１１を同図（ｂ） Ｋ示すように貫通し【下面
に突出させ上面にＩＣチップ１３を搭載しその引出線を
各端子ピン１１に接続する。この格子状端子ピン１１を
プリント板１４の所定の設置位置１２の対応する接続穴
１２（スルーホールまたはコネクタ）に挿入し接合また
は圧接する。
この場合、ＩＣチップの高密度化に伴ない端子数を増設
するとともに、端子ピッチをできるだけ小さくする方法
が採られたが、隣接端子間の絶縁特性や高周波特性によ
る制約や、物理的な限界があるため、所要の端子数を溝
たすには、端子配列の外形を大きくせざるを得ない場合
があった。
するとともに、端子ピッチをできるだけ小さくする方法
が採られたが、隣接端子間の絶縁特性や高周波特性によ
る制約や、物理的な限界があるため、所要の端子数を溝
たすには、端子配列の外形を大きくせざるを得ない場合
があった。
上記格子状端子板においては、搭載されたＩＣチップを
さらに高密度化しようとしても容易ではない。
さらに高密度化しようとしても容易ではない。
本発明は、ＩＣチップの各素子の端子の信号には、入出
力のような動的信号と電源、グラウンドのような静的信
号があシ、動的信号は関連する静的便号電位の導体でじ
ゃへいすることによル、安定化する効果があることを利
用し、端子ピンとこれを囲む筒状端子の間に低誘電率の
高絶縁性材料を充填することによシ、端子ピッチをほぼ
同じにして端子数を等制約にすることができるため、こ
の筒状端子を利用することを考えたものである。
力のような動的信号と電源、グラウンドのような静的信
号があシ、動的信号は関連する静的便号電位の導体でじ
ゃへいすることによル、安定化する効果があることを利
用し、端子ピンとこれを囲む筒状端子の間に低誘電率の
高絶縁性材料を充填することによシ、端子ピッチをほぼ
同じにして端子数を等制約にすることができるため、こ
の筒状端子を利用することを考えたものである。
本発明の目的は、筒状端子を用いることによシ端子間の
分離を完全にしてかつ端子密度を高密化した電子部品用
端子板を提供することにある。
分離を完全にしてかつ端子密度を高密化した電子部品用
端子板を提供することにある。
前記目的を達成するため、本発明においては、半導体チ
ップ等を搭載し配線の各端子を格子状に配列した電子部
品用端子板において、第１図（α）〜（６）本発明の要
部構成に示すように、前記各端子が、端子ピン２１１を
中心に筒状端子２１！で囲み、その間に低誘電率、高絶
縁性材料２１３を充填した対端子より成る構成とする。
ップ等を搭載し配線の各端子を格子状に配列した電子部
品用端子板において、第１図（α）〜（６）本発明の要
部構成に示すように、前記各端子が、端子ピン２１１を
中心に筒状端子２１！で囲み、その間に低誘電率、高絶
縁性材料２１３を充填した対端子より成る構成とする。
上記対端子の構成によシ、信号の高速化を確保するため
の誘電率の低減と、動的信号を端子ピンに、静的信号を
筒状端子に割シ当て、外来ノイズからしやへいして信号
を安定化させる。また、該対端子のピッチは従来の端子
ピッチと同程度に設定できるから、はぼ２倍の端子密度
が得られる。
の誘電率の低減と、動的信号を端子ピンに、静的信号を
筒状端子に割シ当て、外来ノイズからしやへいして信号
を安定化させる。また、該対端子のピッチは従来の端子
ピッチと同程度に設定できるから、はぼ２倍の端子密度
が得られる。
第２図（８）〜（６）は本発明の実施例の構成説明図で
ある。同図（α）が第３図（α）と異なる点は、端子板
１０の格子状対端子２１と、対応するプリント板１４の
設置部２０における端子パッド２２の形状である。
ある。同図（α）が第３図（α）と異なる点は、端子板
１０の格子状対端子２１と、対応するプリント板１４の
設置部２０における端子パッド２２の形状である。
すなわち、格子状対端子２１は、第１図（α） 、 （
ｂ）に示すように、それぞれ端子ピン２１１を中心にし
て筒状端子２１２で囲み、その間にたとえばテフロンの
ような低誘電率、・高絶縁性材料を充填する。そして、
プリント板１４への接合形式に応じ、その端部を質化さ
せる。同図（α）は斜めに切欠した上等長としたもので
、プリント板１４の表面配線に設けた端子パッド２２は
円内拡大図に示すように、切欠部の端子端面と対応した
形状に形成され、これに対し【同図（６）に示すように
はんだ部２５を形成し筒状端子２２２にはんだ接合され
る。
ｂ）に示すように、それぞれ端子ピン２１１を中心にし
て筒状端子２１２で囲み、その間にたとえばテフロンの
ような低誘電率、・高絶縁性材料を充填する。そして、
プリント板１４への接合形式に応じ、その端部を質化さ
せる。同図（α）は斜めに切欠した上等長としたもので
、プリント板１４の表面配線に設けた端子パッド２２は
円内拡大図に示すように、切欠部の端子端面と対応した
形状に形成され、これに対し【同図（６）に示すように
はんだ部２５を形成し筒状端子２２２にはんだ接合され
る。
第１図（６）は切欠部の端子ピン２１１の先端を筒状端
子２１２から廂丁ようにＩ４・曲させたものであシ、は
んだ付の際の短絡を防止するものでおる。同図（Ｃ）は
、端子ピン２１１をプリント板１４のスルーホールに挿
入し、内部または裏面の配線と接合し、筒状端子は表面
配線と接合される。なお接合方法ははんだ接合に限定さ
れない。
子２１２から廂丁ようにＩ４・曲させたものであシ、は
んだ付の際の短絡を防止するものでおる。同図（Ｃ）は
、端子ピン２１１をプリント板１４のスルーホールに挿
入し、内部または裏面の配線と接合し、筒状端子は表面
配線と接合される。なお接合方法ははんだ接合に限定さ
れない。
以上説明したように、本発明の対端子は、従来の端子ピ
ンと同程度のピッチで格子状端子に形成され、それぞれ
２つの端子として用いられるから、はぼ２倍に端子数を
増設したのと等価となる。その用法は端子ピンを入出力
等の動的信号に、筒状端子を電源、グラウンド等の静的
信号に充当するようにする。その間に低誘電率、高絶縁
性材料を充填することによシ、高周波における信号遅延
が低減され、かつ外部ノイズに対するしゃへい効果が十
分性なわれる。
ンと同程度のピッチで格子状端子に形成され、それぞれ
２つの端子として用いられるから、はぼ２倍に端子数を
増設したのと等価となる。その用法は端子ピンを入出力
等の動的信号に、筒状端子を電源、グラウンド等の静的
信号に充当するようにする。その間に低誘電率、高絶縁
性材料を充填することによシ、高周波における信号遅延
が低減され、かつ外部ノイズに対するしゃへい効果が十
分性なわれる。
また対端子の使用による機械的強度の向上も利点として
挙げることができる。
挙げることができる。
このように、本発明の対端子を用いた端子板は、格子状
端子を倍に高密度化するのみならず、電気的特性の改善
と機械的強度の向上を併せて図ることが可能となる。
端子を倍に高密度化するのみならず、電気的特性の改善
と機械的強度の向上を併せて図ることが可能となる。
第１図（ａ）〜（６）は本発明の詳細な説明図、第２図
（ａ） 、 （６）は本発明の実施例の構成説明図、第
３図（α） 、 （６）は従来例の説明図でｌ）、図中
、１０は端子板、１３はＩＣチップ、１４はプリント板
、２１は対端子、２１１は端子ピン、２１１は筒状端子
、２１３は低誘電率高絶縁材料、２２は端子パッド、２
６ははんだを示す。 （ｂｌ 本発明の要部め１丞ｖｖ１回 第 １ 図 （ｂ） はんだ接合図 本発明の実施例の構成説明図 第 ２ 図
（ａ） 、 （６）は本発明の実施例の構成説明図、第
３図（α） 、 （６）は従来例の説明図でｌ）、図中
、１０は端子板、１３はＩＣチップ、１４はプリント板
、２１は対端子、２１１は端子ピン、２１１は筒状端子
、２１３は低誘電率高絶縁材料、２２は端子パッド、２
６ははんだを示す。 （ｂｌ 本発明の要部め１丞ｖｖ１回 第 １ 図 （ｂ） はんだ接合図 本発明の実施例の構成説明図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 半導体チップ等を搭載し配線の各端子を格子状に配設し
た電子部品用端子板において、 前記各端子が、端子ピンを中心に筒状端子で囲み、その
間に低誘電率、高絶縁性材料を充填して分離した対端子
より成ることを特徴とする電子部品用端子板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238182A JPH0287485A (ja) | 1988-09-22 | 1988-09-22 | 電子部品用端子板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238182A JPH0287485A (ja) | 1988-09-22 | 1988-09-22 | 電子部品用端子板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287485A true JPH0287485A (ja) | 1990-03-28 |
Family
ID=17026388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63238182A Pending JPH0287485A (ja) | 1988-09-22 | 1988-09-22 | 電子部品用端子板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190055512A (ko) * | 2017-11-15 | 2019-05-23 | 주식회사 엘지화학 | 절연된 커넥터 핀이 적용된 기판 및 그 제조 방법 |
-
1988
- 1988-09-22 JP JP63238182A patent/JPH0287485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190055512A (ko) * | 2017-11-15 | 2019-05-23 | 주식회사 엘지화학 | 절연된 커넥터 핀이 적용된 기판 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3192307A (en) | Connector for component and printed circuit board | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US6777620B1 (en) | Circuit board | |
| JPS62229896A (ja) | 印刷配線基板 | |
| KR20030060882A (ko) | 반도체 장치 및 반도체 모듈 | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| US4538143A (en) | Light-emitting diode displayer | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| JPS6016701A (ja) | マイクロ波プリント板回路 | |
| KR100671808B1 (ko) | 반도체 장치 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JPH05102621A (ja) | 導電パターン | |
| JPH0715106A (ja) | プリント基板 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| US4701723A (en) | Connection construction for electronic component | |
| KR102688214B1 (ko) | 신호 전송용 전기 커넥터 | |
| JPS6127667A (ja) | 半導体装置 | |
| US6459563B1 (en) | Method and apparatus for polygonal heat slug | |
| JP3701242B2 (ja) | 接続システム | |
| US7135764B2 (en) | Shielded semiconductor chip carrier having a high-density external interface | |
| JPH0336061Y2 (ja) | ||
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ |