JPH0287629A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0287629A JPH0287629A JP63241447A JP24144788A JPH0287629A JP H0287629 A JPH0287629 A JP H0287629A JP 63241447 A JP63241447 A JP 63241447A JP 24144788 A JP24144788 A JP 24144788A JP H0287629 A JPH0287629 A JP H0287629A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- protrusion
- semiconductor device
- electrodes
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に金属突起電極を有する
半導体装置に関する。
半導体装置に関する。
従来、この種の金属突起電極を有する半導体装置は、微
小ピッチ・ボンディングを行った際の電極間ショートを
防ぐため金属突起電極の高さを低くし、又、ボンディン
グの際には金属突起電極のつぶれ量を設備側で制御する
などの手段がとられている。
小ピッチ・ボンディングを行った際の電極間ショートを
防ぐため金属突起電極の高さを低くし、又、ボンディン
グの際には金属突起電極のつぶれ量を設備側で制御する
などの手段がとられている。
このように、上述した従来の半導体装置は微小ピッチ・
ボンディングにおける電極間ショートを考慮して金属突
起電極を低く、かつ均一な高さにつくる必要があったの
で、金属突起電極形成の歩留まりが悪いという欠点があ
った。又、つぶれ量の制御を誤り、金属突起電極をつぶ
しすぎると金属突起電極間同志のショートが発生すると
いう欠点があり、かといってつぶれ量を減らしすぎると
部分的にしか相手側導体と接触できす、よって未接続個
所が発生するという問題もあった。
ボンディングにおける電極間ショートを考慮して金属突
起電極を低く、かつ均一な高さにつくる必要があったの
で、金属突起電極形成の歩留まりが悪いという欠点があ
った。又、つぶれ量の制御を誤り、金属突起電極をつぶ
しすぎると金属突起電極間同志のショートが発生すると
いう欠点があり、かといってつぶれ量を減らしすぎると
部分的にしか相手側導体と接触できす、よって未接続個
所が発生するという問題もあった。
本発明の目的は、上記微小ピッチ・ボンディングに際し
ての金属突起電極間のショートをつぶれ量を制御するこ
とにより防止した半導体装置を提供することである。
ての金属突起電極間のショートをつぶれ量を制御するこ
とにより防止した半導体装置を提供することである。
本発明によれば、半導体装置は、半導体装置と、前記半
導体基板上に形成される金属突起電極と、前記金属突起
電極間にそれぞれ設けられる該金属突起電極より低い高
さを有する絶縁物突起とを含んで構成される。
導体基板上に形成される金属突起電極と、前記金属突起
電極間にそれぞれ設けられる該金属突起電極より低い高
さを有する絶縁物突起とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す金属突起電極を有する
半導体装置の断面図である。本実施例によれば、本発明
の半導体装置は、半導体基板１と、金製の金属突起電極
２と、ポリイミド製の絶縁物突起３と、アルミ電ｆ！４
とを含んでおり、半導体基板１上にアルミ電極４をまず
５０μｍピッチでパターン形成し、その後全面にポリイ
ミドを９μｍ厚に均一に塗布し、レジストを掛けて異方
性エツチングを行いアルミ電極４間にのみポリイミド製
突起物を８μｍ幅で残し、レジストを除去後電気メツキ
法でアルミ電極４上にのみ１０μｍ厚、幅３３μｍの金
製の突起電極２を設けたものである。
半導体装置の断面図である。本実施例によれば、本発明
の半導体装置は、半導体基板１と、金製の金属突起電極
２と、ポリイミド製の絶縁物突起３と、アルミ電ｆ！４
とを含んでおり、半導体基板１上にアルミ電極４をまず
５０μｍピッチでパターン形成し、その後全面にポリイ
ミドを９μｍ厚に均一に塗布し、レジストを掛けて異方
性エツチングを行いアルミ電極４間にのみポリイミド製
突起物を８μｍ幅で残し、レジストを除去後電気メツキ
法でアルミ電極４上にのみ１０μｍ厚、幅３３μｍの金
製の突起電極２を設けたものである。
第２図は上記実施例半導体装置を微小ピッチ・ボンディ
ングする場合の相手側実装基板の断面図を示すもので、
セラミック製基板５と、金製の突起電極２と相対応でき
るように形成された銀箔パターン６とを含む。この銀箔
パターン６はエツチング法で形成したものである。この
様にして作成した半導体装置と相手側実装基板とは、銅
箔パターン６と金製の突起型！２とを位置合わせして、
セラミック基板５の裏面より４５０″Ｃで加熱しつつ１
ｔｏｎ／ｍｍ２の力を１秒加えて微小ピッチ・ボンディ
ングされる。
ングする場合の相手側実装基板の断面図を示すもので、
セラミック製基板５と、金製の突起電極２と相対応でき
るように形成された銀箔パターン６とを含む。この銀箔
パターン６はエツチング法で形成したものである。この
様にして作成した半導体装置と相手側実装基板とは、銅
箔パターン６と金製の突起型！２とを位置合わせして、
セラミック基板５の裏面より４５０″Ｃで加熱しつつ１
ｔｏｎ／ｍｍ２の力を１秒加えて微小ピッチ・ボンディ
ングされる。
第３図は上記実施例半導体装置の微小ピッチ・ボンディ
ングによる実装断面図である。第３国を見てもわかると
おり、本発明の半導体装置は、ボンディングによって金
製の金属突起電極２がつぶれ横方向に広がった場合でも
、ポリイミド製の絶縁物突起３により隣接電極とのショ
ートを防ぐことができる。また、半導体基板１とセラミ
ック基板５との間に絶縁物突起３が挟まれるため、これ
以上圧力を加えても、半導体基板１とセラミック基板５
との間隔が絶縁物突起３の高さを超えるまで近くなるこ
とはない。
ングによる実装断面図である。第３国を見てもわかると
おり、本発明の半導体装置は、ボンディングによって金
製の金属突起電極２がつぶれ横方向に広がった場合でも
、ポリイミド製の絶縁物突起３により隣接電極とのショ
ートを防ぐことができる。また、半導体基板１とセラミ
ック基板５との間に絶縁物突起３が挟まれるため、これ
以上圧力を加えても、半導体基板１とセラミック基板５
との間隔が絶縁物突起３の高さを超えるまで近くなるこ
とはない。
第４図は本発明の他の実施例を示す金属突起電極を有す
る半導体装置の断面図である。本実施例によれは、前実
施例のポリイミド製絶縁物突起３に換えて、ＣＶＤシリ
コン酸化物７が用いられる。この実施例では半導体装置
表面保護用のＣＶＤシリコン酸化膜を表面保護と同時に
金属突起電極２間のショート防止にも用い得るため、前
実施例と比較した場合−つの工程で表面保護膜と金属突
起電極間のショート防止壁とを作れる利点がある。
る半導体装置の断面図である。本実施例によれは、前実
施例のポリイミド製絶縁物突起３に換えて、ＣＶＤシリ
コン酸化物７が用いられる。この実施例では半導体装置
表面保護用のＣＶＤシリコン酸化膜を表面保護と同時に
金属突起電極２間のショート防止にも用い得るため、前
実施例と比較した場合−つの工程で表面保護膜と金属突
起電極間のショート防止壁とを作れる利点がある。
以上詳細に説明したように、本発明によれば、金属突起
電極を有する半導体装置は、金属突起電極間に絶縁物突
起を設けるので、実装基板に微小ピッチ・ボンディング
された際の電極面つぶれによる金属突起電極間のショー
トを防ぐことができ、かつ金属突起のつぶし量を制御し
うるという効果がある。
電極を有する半導体装置は、金属突起電極間に絶縁物突
起を設けるので、実装基板に微小ピッチ・ボンディング
された際の電極面つぶれによる金属突起電極間のショー
トを防ぐことができ、かつ金属突起のつぶし量を制御し
うるという効果がある。
第１図は本発明の一実施例を示す金属突起電極を有する
半導体装置の断面図、第２図は上記実施例半導体装置を
微小ピッチ・ボンディングする場合の相手側実装基板の
断面図、第３図は上記実施例半導体装置の微小ボンディ
ングによる実装断面図、第４図は本発明の他の実施例を
示す金属突起電極を有する半導体装置の断面図である。 １・・・半導体基板、２・・・金製の突起電極、３・・
・ポリイミド製の絶縁突起、４・・・アルミ電極、５・
・・セラミック基板、６・・・銅箔パターン、７・・・
ＣＶＤシリコン酸化物突起。
半導体装置の断面図、第２図は上記実施例半導体装置を
微小ピッチ・ボンディングする場合の相手側実装基板の
断面図、第３図は上記実施例半導体装置の微小ボンディ
ングによる実装断面図、第４図は本発明の他の実施例を
示す金属突起電極を有する半導体装置の断面図である。 １・・・半導体基板、２・・・金製の突起電極、３・・
・ポリイミド製の絶縁突起、４・・・アルミ電極、５・
・・セラミック基板、６・・・銅箔パターン、７・・・
ＣＶＤシリコン酸化物突起。
Claims (1)
- 半導体基板と、前記半導体基板上に形成される金属突起
電極と、前記金属突起電極間にそれぞれ設けられる該金
属突起電極より低い高さを有する絶縁物突起とを含むこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241447A JP2730082B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241447A JP2730082B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287629A true JPH0287629A (ja) | 1990-03-28 |
| JP2730082B2 JP2730082B2 (ja) | 1998-03-25 |
Family
ID=17074443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241447A Expired - Fee Related JP2730082B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730082B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| WO2010089814A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | 半導体基板構造及び半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311745A (ja) * | 1987-06-15 | 1988-12-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0228932A (ja) * | 1988-07-19 | 1990-01-31 | Fujitsu Ltd | 半導体装置 |
-
1988
- 1988-09-26 JP JP63241447A patent/JP2730082B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311745A (ja) * | 1987-06-15 | 1988-12-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0228932A (ja) * | 1988-07-19 | 1990-01-31 | Fujitsu Ltd | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| WO2010089814A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | 半導体基板構造及び半導体装置 |
| CN102282659A (zh) * | 2009-02-04 | 2011-12-14 | 松下电器产业株式会社 | 半导体基板结构及半导体装置 |
| JP4865913B2 (ja) * | 2009-02-04 | 2012-02-01 | パナソニック株式会社 | 半導体基板構造及び半導体装置 |
| US8378505B2 (en) | 2009-02-04 | 2013-02-19 | Panasonic Corporation | Semiconductor substrate structure and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730082B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100375255C (zh) | 半导体装置及其制造方法 | |
| US5436199A (en) | Pillar alignment and formation process | |
| US5965944A (en) | Printed circuit boards for mounting a semiconductor integrated circuit die | |
| JP2730082B2 (ja) | 半導体装置 | |
| JPH0982759A (ja) | 突起電極を有する基板の接続方法 | |
| JPS63143851A (ja) | 半導体装置 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH11297751A (ja) | 半導体装置 | |
| JPH07122834A (ja) | プリント配線基板の接続構造 | |
| JP2000133658A (ja) | 電子部品の製造方法 | |
| JPH01295433A (ja) | バンプの製法 | |
| JP3314662B2 (ja) | バンプの形成方法 | |
| KR0169818B1 (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| KR0157008B1 (ko) | 이방성 도전막을 이용한 칩형 소자의 실장방법 | |
| JPS6390156A (ja) | 半導体装置の製造方法 | |
| JPS60140737A (ja) | 半導体装置の製造方法 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JPH04364743A (ja) | 半導体装置 | |
| JPH0377326A (ja) | バンプ電極形半導体装置 | |
| JPH06216508A (ja) | プリント配線板 | |
| JPH0438842A (ja) | 半導体集積回路 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPS62261137A (ja) | テープキャリアの製造方法 | |
| JPH0286186A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |