JPH0287825A - アナログディジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログディジタル変換器に関し、特にアナロ
グディジタル変換時間が一定であるアナログディジタル
変換器に関する。

〔従来の技術〕

従来、アナログ電圧をディジタル値に変換するアナログ
ディジタル変換器として通常よく用いられる方式には、
二重積分方式のＡ−Ｄ変換器と逐次比較方式のＡ−Ｄ変
換器が挙げられる。

第４図は従来の逐次比較方式のＡ−Ｄ変換器のブロック
図である。

第４図にはサンプルホールド回路が省略されているが、
アナログ入力電圧ＶＩＮはＡ−Ｄ変換期間中は常に一定
値であるものとする。

第４図の逐次比較方式のＡ−Ｄ変換器は、基準電圧とデ
ィジタル値を入力され比較用のアナログ電圧を発生する
Ｄ−Ａ変換器２４、アナログ入力電圧ＶＩＮとＤ−Ａ変
換器２４の出力との比較を行うためのコンパレータ２１
、比較のためのディジタル値を逐次出力する逐次比較レ
ジスタ２２、全体の動作を制御する制御回路２３から構
成されている。

次に、動作を説明する。

、Ａ　−Ｄ変換開始信号が制御回路２３に入力されると
、逐次比較レジスタ２２にディジタル値の設定を開始す
る指示信号が出力される。逐次比較レジスタ２２に仮に
設定されたディジタル値がＤＡ変換器２４に出力され、
Ｄ−Ａ変換器２４からはディジタル値から変換されたア
ナログ電圧がコンパレータ２１に出力される。逐次比較
レジスタ２２は、コンパレータ２１の出力によりＤ　＝
−Ａ変換器２４から出力されるアナログ電圧がアナログ
入力電圧■ＩＮと一致するように、最上位ビットから下
位ビットへと各桁のビットの値を順次設定していく。

この逐次比較方式のＡ−１〕変換器の変換時間はアナロ
グ入力電圧ＶＩＮの大きさに関係なく常に一定である。

従って、マイクロコンピュータと接続して、この方式の
、＋１−Ｄ変換器を用いる場合には、変換時間が常に一
定であるため、マイクロコンピュータは、Ａ−Ｄ変換器
に対してＡ−Ｄ変換の開始信号を出してから、一定の変
換時間が経過した後に、Ａ−Ｄ変換の結果を出力させる
ことができる。

次に、二重積分方式のＡ−Ｄ変換器について説明する。

第５図は従来の二重積分方式のＡ−Ｄ変換器のブロック
図である。

前述の逐次比較方式のＡ−Ｄ変換器の場合と同様に、サ
ンプルホールド回路は省略しており、アナログ入力電圧
ＶＩＮはＡ−Ｄ変換期間中は常に一定値であるものとす
る。

第５図に示す二重積分方式のＡ−Ｄ変換器は、アナログ
入力電圧ＶＩＮと基準電圧−ＶＲＥ！Ｆとを切替える切
替スイッチ回路３６、入力電圧を積分し電圧信号として
出力する積分器３１、積分器３１の出力がＯＶになった
ことを検出するたコンパレータ３２、クロック信号２０
２ａを発生するクロ・ツク発生器３４、クロック信号２
０２ｂを計数して時間を計測するカウンタ３５、スイッ
チ切替制御信号２０１を切替スイッチ回路３６に送出し
、クロック信号２０２ｂをカウンタ３５に送出して全体
の動作を制御する制御回路３３がら構成されている。

次に、二重積分方式のＡ−Ｄ変換器の動作を説明する。

第６図は従来の二重積分方式のＡ−Ｄ変換器の各部の信
号波形を示す波形図である。　　″まず、Ａ−Ｄ変換開
始信号が制御回路３３に入力される。次に、アナログ入
力電圧ＶＩＮと基準電圧−ＶＲＢｐとを切替える切替ス
イッチ回路３６が制御回路３３から出力されるスイッチ
切替制御信号２０１によりアナログ入力電圧Ｖｌ）１側
に切替えられる。同時に、これまでリセット状態にあっ
た時間計測用のカウンタ３５のリセット状態が解除され
、クロック発生器３４から出力され制御回路３３を介し
て供給されなりロック信号２０２ｂによって計数が開始
され、一定時間Ｔ　、Ｎ（ｔ　ｏ〜・ｔｌ〉だけカウン
タ３５を動作させる。この間の積分器３１の出力電圧■
は、時間ＴＩＮを経過する間はアナログ入力電圧ＶＩＮ
が常に一定であることを考慮すると、ｔの範囲をｔ。≦
ｔ≦ｔＩ　として、 となり、１＝１．のときの出力電圧■１は、となる。

時間′Ｔ″■内にカウンタ３５が計数した値をＮＩＮと
すると、Ｔ　ＩＮ＝　Ｎ　ＩＮ−Ｔ　（Ｔはカウンタ３
５が計数を行うクロックの周期）となる。

時刻ｔ１に達すると、カウンタ３５から時間ＴＩＮの計
測を完了したことを知らせる信号が制御回路３３へ出力
されると同時に、カウンタ３５はリセットされ゛る。制
御回路３３はアナログ電圧積分完了信号２０３を受ける
とスイッチ切替制御信号２０１を送出し、切替スイッチ
回路３６のスイッチＳＷは基準電圧−Ｖ　ＲＰ、、に切
替えられる。

今度は基準電圧−ＶＲＥＦが入力として積分が開始され
る。アナログ入力電圧ＶＩＮを入力として積分しＣいた
ときとは異なり、極性が逆の基準電圧−ＶＲＥＦを人力
として積分を行っているので、アナログ入力電圧ＶＩＮ
の積分により時刻ｔ１までにコンデンサＣに蓄積されて
いた電荷は放電されていき、遂にはＯＶとなる。この間
の積分器３１の出力Ｖの変化は、ｔの範囲を１．≦　ｔ
　と　して、 となるので、■＝０となる時刻ｔ２は、となる。積分器
３１の出力電圧■がＯＶになると、コンパレータ３２の
出力により制御回路３３へ出力される。同時に制御回路
３３は時間計測用のカウンタ３５へ供給するクロック信
号２０２ｂを停止させる。従って、時刻ｔ１から時間計
測用のカウンタ３５が計数を停止するｔ２までの時間間
隔ＴＲＥＦは、 Ｖ　　Ｒ１１：Ｐ であり、この間の時間計測用のカウンタ３５の計数値が
Ｎ　ＲＥＦであるとすると、Ｔ　ＲＥＰ　＝　Ｎ　ＲＥ
ＦＴ　、　Ｔ　ＩＮ＝　Ｎ　ＩＮ−Ｔ　、又Ｔ、、＝ｔ
、−ｔｏであるから、 となる。すなわちアナログ入力電圧■！Ｎは基準電圧−
Ｖ　ＲＥＦで積分を行った場合のカウンタ３５の計数値
Ｎ　ＲＥＦに比例する（　Ｖ　ＲＥＦ　＋　Ｎ　ＩＮは
一定値）。これにより時間計測用のカウンタ３５の計数
値からアナログ入力電圧ＶＩＮに対応するディジタル値
を知ることができる。

し発明が解決しようとする課題〕 上述した従来のアナログディジタル変換器は、二重積分
方式の場合には、Ａ−Ｄ変換時間がアナログ入力電圧の
大きさによって異なってくる。このため、マイクロコン
ピュータとＡ−Ｄ変換器とを組合わせて制御を行う場合
には、アナログ入力電圧によってＡ−Ｄ変換に要する時
間が一定でないので、対象となるアナログ入力電圧のＡ
−Ｄ変換に必要と考えられる最大の時間をとった後にＡ
−Ｄ変換の結果を出力させることになる。これによりＡ
−Ｄ変換の出力は一定時間ごとに出力することができる
ようになるが、高速性という点において不利になるとい
う問題点がある。

一方、逐次比較方式のＡ−Ｄ変換器の場合では、Ａ−Ｄ
変換の手段としてＤ−Ａ変換回路を使用しており、この
ためにシリコン基板上に比較的広い面積と高い精度とが
必要となる抵抗ラダー形Ｄ−Ａ変換器やキャパシタアレ
イ形Ｄ−Ａ変換器などが必要であるという問題点がある
。

本発明の目的は、Ａ−Ｄ変換時間を常に一定にすること
ができ、且つＤ　−Ａ変換器を使用しないでＡ　−Ｄ変
換器を安価に構成できるアナログディジタル変換器を提
供することにある。

〔課題を解決するための手段〕

本発明のアナログディジタル変換器は、＜Ａ）アナログ
入力電圧を標本化し、標本化された前記アナログ入力電
圧を一時的に保持し、且つサンプルホールド電圧として
出力するサンブルホールド回路、 （Ｂ　）前記サンプルホールド電圧を受信し、前記サン
プルホールド電圧の値に１対１に対応した発振周波数を
有する連続パルスを出力する電圧制御発振器、 （Ｃ）前記連続パルスとパルスゲート制御信号とを受信
し、前記パルスゲート制御信号により定められた繰返し
の時間間隔で定められた時間だけ連続パルスを出力する
パルスゲート回路、（Ｄ＞前記パルスゲ−Ｉ−回路から
出力された連続パルスを計数し、計数値を前記アナログ
入力電圧に対応するディジタル電圧値として出力するカ
ウンタ、 （Ｅ）外部からＡ−Ｄ変換開始信号を受信したとき前記
アナログ入力電圧を標本化し保持するためにサンプリン
グ制御信号を送出して前記サンプルホールド回路を制御
し、サンプルボールド電圧に対応して変化１−だ前記−
に圧制御発振器から出力されるパルスの発数周波数が安
定するために必要な時間が経過したとき前記パルスゲー
ト制御信号をｔ１η記パルスゲ−１−回路に送出し、前
記Ａ−Ｌ’）変換開始信号を受信したとき前記カウンタ
をリセ・７１−状態にしておくために前記カウンタにリ
セット信号を送出する制御回路、を備えて構成されてい
る。

〔実施例１〕 次に、本発明の第１の実施例について図面を参照して説
明する。

第１図は本発明の第１の実施例のブロック図である。

第１図に示すＡ−Ｄ変換器は、アナログ入力電圧ＶＩＮ
を標本化して一時的に保持しサンプルホールド電圧とし
て出力するサンプルホールド回路１、サンプルホールド
電圧を受信しサンプルホールド電圧の値に１対１に対応
した発振周波数を有する連続パルスを出力する電圧制御
発振器２、パルスゲート制御信号１０３と連続パルスを
受信し、パルスゲート制御信号１０３により連続パルス
の出力をオン・オフ制御するパルスゲート回路３、パル
スゲート回路３から出力された連続パルスを被計数パル
ス１０４として計数して計数値をアナログ入力端子ＶＩ
Ｎに対応するディジタル電圧値として出力するＮビット
長のカウンタ４、アナログ入力電圧ＶＩＮを標本化し保
持するためにサンプルホールド回路１を制御し、サンプ
ルホールド電圧に対応して変化した電圧制御発振器２の
発振周波数が安定するために必要な時間が経過したとき
パルスゲート制御信号１０３をパルスゲート回路３に送
出してパルスゲート回路３を制御し、Ａ−Ｄ変換開始信
号を受信したときカウンタ４をリセ・：／　ｌ−状態に
しておくためにカウンタ４にリセット信号を送出する制
御回路５ａから構成されている。

次に、動作を説明する。

第２図は第１図のＡ−Ｄ変換器の各部の信号の波形を示
す波形図である。

Ａ−Ｄ変換開始信号が時刻Ｔｓで立ちあがると、制御回
ｉ／！　５　ａがその立ち上がりを検出してアナログ入
力電圧ＶＩＮをサンプリングするためのサンプリング制
御信号１０１をサンプルホールド回路１に送出すると同
時に、リセット信号１０５がカウンタ・ｌに送出される
。サンプリング制御信号１０１により、サンプルホール
ド回路１はアナログ入力端子ＶＩＮをコンデンサＣに充
電する。

又、リセット信号１０５によりカウンタ４がリセットさ
れる。

アナログ入力電圧■、Ｎがサンプルホールド回路１のコ
ンデンサ０を十分充電するだけの時間が経過した後、時
刻Ｔ、においてサンプリング制御信号１０１が解除され
、カウンタ４もリセット状態から解除される。

次に電圧制御発振器２はサンプリングされたアナログ入
力電圧ＶＩＮに】対１で対応する周波数の連続パルスを
出力するが、電圧制御発振器出力パルス１０２の周波数
が安定するまでには、ある−定の時間が必要である。こ
のため、発振が安定する所定の時間を経過した後の時刻
Ｔｃにおいて、パルスゲ−１−制御信号１０３がパルス
ゲート回路３に送出され、周波数が安定状態に入った電
圧制ｆ［１発振器出力パルス１０２を受信したパルスゲ
ート回路３はこれを被計数パルス１０４としてカウンタ
４に送出する。カウンタ４は入力された被計数パルス１
０４を計数する。

さらに時間が時刻Ｔｇを過ぎ、パルスゲート制御信号１
０３が解除されると、パルスゲート回路３はカウンタ４
への被計数パルス１０４の送出を停止するので、カウン
タ４は計数を停止する。被計数パルス１０４の数を計数
したカウンタ４の計数値はアナログ入力電圧ＶＩＮの大
きさに比例するので、このカウンタ４の計数値をアナロ
グ入力電圧ＶＩＮに対するディジタル値として用いるこ
とができる６ 本実施例においては、アナログ入力電圧に対する基準電
圧を入力していないので、アナログ入力電圧の絶対値を
ディジタル値で出力することはできないが、相対的な値
があれば十分である場合には本実施例の回路を用いるこ
とができる。この場合は、他のトランジスタ回路から基
準電圧源を介してＡ−Ｄ変換回路に入ってくるノイズに
よって誤動作が生じる心配がないという利点がある。

このように、アナログ入力電圧の大きさに比例しな繰返
し周波数の連続パルスを−・定時間計数してＡ−Ｄ変換
を行うことにより、Ａ−Ｄ変換時間を一定にすることが
でき、且つＤ−Ａ変換器を用いず、Ａ−Ｄ変換器を安価
に構成することができる。

〔実施例２１ 次に、本発明の第２の実施例について図面を参照して説
明する。

第３図は第２の実施例のブロック図である。

第３図に示すＡ−Ｄ変換器は、第１図に示すサンプルホ
ールド回路１、電圧制御発振器２、パルスゲート回路３
、カウンタ４の他に、アナログ入力端子ＶＩＮと基準電
圧ＶＲＥＦとを切替える切替スイッチ回路６、アナログ
入力電圧Ａ−Ｄ変換開始信号と基準電圧Ａ−Ｄ変換開始
信号とを受信し、アナログ入力電圧ＶＩＮと基準電圧Ｖ
ＩｔＥＦとを切替えるためスイッチ切替制御信号１０６
を切替スイッチ回路６に送出する外は第１図に示す制御
回路５ａ同じ機能を有する制御回路５ｂから構成されて
いる。

次に、動作を説明する。

基準電圧に対するＡ−Ｄ変換開始信号が制御回路５ｂに
入力されるとアナログ入力電圧Ｖ、Ｎ又は基準電圧ＶＲ
ＥＦとを切替えるスイッチ切替制御信号１０６が制御回
路５ｂから切替スイッチ回路６に送出され、スイッチＳ
Ｗが基準電圧ＶＲＥＦ側へ切替えられる。それと同時に
制御回路５ｂからサンプリング制御信号１０１がサンプ
ルホールド回路１に送出され、サンプルホールド回路１
で基準電圧ＶＲＥＰがサンプリングされ電圧制御発振器
２において基準電圧Ｖ、、ｐに対応した周波数を有する
電圧制御発振器出力パルス１０２が出力される。

以降、基準電圧Ｖ、εＦに対応するディジタル値を得る
までの回路動作は、第１の実施例のアナログ入力電圧Ｖ
ＩＮに対するディジタル値を得るまでの回路動作と同じ
である。基準電圧ＶＲＥＦに対するディジタル値が出力
されると、制御回路５ｂからのリセット信号１０５によ
りカウンタ４はリセットされる。

次に、Ａ−Ｄ変換開始信号により切替スイッチ回路６の
スイッチＳＷがアナログ入力電圧■、側へＩＪＪ替えら
れ、アナログ入力電圧ＶＩＮに対するディジタル値が得
られる。そしてアナログ入力電圧ＶＩＮに対して得られ
たディジタル値と基準電圧に対して得られたディジタル
値との比が算出され、基準電圧■Ｒｒ、Ｆに対するアナ
ログ入力電圧ＶＩＮの値が算出される。

マイクロコンピュータに内蔵されたＡ−Ｄ変換器にこの
第２の実施例を適用した場合、マイクロコンピュータの
内部回路をリセ・ソト状態から解除するタイミングに合
わせ、基準電圧ＶＲＥＦに対するＡ−Ｄ変換が開始され
るようにしておけば、マイクロコンピュータのリセット
解除後に自動的に基準電圧ｖａａｐに対するディジタル
出力値を得ることができる。この基準電圧ＶＲＥＦに対
するディジタル値をレジスタ回路に格納しておけば、ア
ナログ入力電圧ＶＩＮのＡ−Ｄ変換が開始され、アナロ
グ入力端子Ｖ１Ｎに対するディジタル値が得られた後に
、レジスタ回路に格納されていた基準電圧■λＥＦに対
するディジタル値との比が算出され、アナログ入力電圧
ＶＩＮに対するディジタル値を直ちに出力することがで
きる。

（発明の効果〕 以上説明したように、本発明は、アナログ入力電圧に対
して１対１に対応する周波数を有した連続パルスを一定
時間計数してＡ−Ｄ変換を行うことにより、Ａ−Ｄ変換
時間を一定にすることができ、且つＤ−Ａ変換器を用い
ず、Ａ−Ｄ変換器を安価に構成できるという効果を有す
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
第１図の、ｌ−Ｄ変換器の各部の信号の波形を示す波形
図、第３図は本発明の第２の実施例のブロック図、第４
図は従来の逐次比較方式のＡ−Ｄ変換器のブロック図、
第５図は従来の二重積分方式のＡ−Ｄ変換器のブロック
図、第６図は従来の二重積分方式のＡ−Ｄ変換器の各部
の信号波形を示す波形図である。 ■・・・・・サンプルホールド回路、２・・・・・・電
圧制御発振器、３・・・・・パルスゲート回路、４・・
・・・・カウンタ、５ａ、５ｂ・・・・・・制御回路、
６・・・・・・切替スイッチ回路、２１・・・・・・コ
ンパレータ、２２・・・・・・逐次比較レジスタ、２３
・−・・・・制御回路、２４・・・・・・Ｄ−Ａ変換器
、３１・・・・・・積分器、３２・・・・・・コバレー
タ、３３・・・・・・制御回路、３４・・・・・・クロ
ック発生器、３５・・・・・カウンタ、１０１・・・・
・・サンプリング制御信号、１０２・・・・・・電圧制
御発振器出力パルス、１０３・・・・・・パルスゲート
制御信号、１０４・・・自戒計数パルス、１０５・・・
・・・リセット信号、１０６・・・・・・スイッチ切替
制御信号、２０１・・・・・・スイッチ切替制御信号、
２０２ａ、２０２ｂ・旧・・クロック信号、２０３・・
・・・・アナログ電圧積分完了信号。

Claims (1)

1. 【特許請求の範囲】 （Ａ）アナログ入力電圧を標本化し、標本化された前記
   アナログ入力電圧を一時的に保持し、且つサンプルホー
   ルド電圧として出力するサンプルホールド回路、 （Ｂ）前記サンプルホールド電圧を受信し、前記サンプ
   ルホールド電圧の値に１対１に対応した発振周波数を有
   する連続パルスを出力する電圧制御発振器、 （Ｃ）前記連続パルスとパルスゲート制御信号とを受信
   し、前記パルスゲート制御信号により定められた繰返し
   の時間間隔で定められた時間だけ連続パルスを出力する
   パルスゲート回路、 （Ｄ）前記パルスゲート回路から出力された連続パルス
   を計数し、計数値を前記アナログ入力電圧に対応するデ
   ィジタル電圧値として出力するカウンタ、 （Ｅ）外部からＡ−Ｄ変換開始信号を受信したとき前記
   アナログ入力電圧を標本化し保持するためにサンプリン
   グ制御信号を送出して前記サンプルホールド回路を制御
   し、サンプルホールド電圧に対応して変化した前記電圧
   制御発振器から出力されるパルスの発数周波数が安定す
   るために必要な時間が経過したとき前記パルスゲート制
   御信号を前記パルスゲート回路に送出し、前記Ａ−Ｄ変
   換開始信号を受信したとき前記カウンタをリセット状態
   にしておくために前記カウンタにリセット信号を送出す
   る制御回路、を備えたことを特徴とするアナログディジ
   タル変換器。