JPH0292125A

JPH0292125A - データ受信装置

Info

Publication number: JPH0292125A
Application number: JP63245571A
Authority: JP
Inventors: Masataka Murata; 正孝村田
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1988-09-29
Filing date: 1988-09-29
Publication date: 1990-03-30
Anticipated expiration: 2009-03-30
Also published as: JPH0624355B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕調歩歪に応じたタイミングでデータのサンプリングを行
うデータ受信装置に関し。

調歩歪の歪度が５０％を越えるような場合もデータ信号
を正しく受信することを目的とし調歩式伝送された受信
データ信号のスタートビット及びストップビットについ
て、前記伝送の速度より高速でサンプリングしてこれら
のサンプリングパターンを得る手段と、前記スタートビ
ット及ヒストツブビットのレファレンスパターンを格納
する手段と、前記サンプリングパターンとレファレンス
パターンとを比較する手段と、前記比較の結果に応じて
クロックの変化タイミングを指示する手段と、前記指示
に従った変化タイミングのクロックを形成する手段と、
前記受信データ信号について、前記クロックを用いてそ
の変化クイミングでサンプリングしてデータを得る手段
とを備えるように構成する。

〔産業上の利用分野〕

本発明はデータ受信装置に関し、更に詳しくは。

調歩歪に応じたタイミングでデータのサンプリングを行
うデータ受信装置に関する。

データ伝送においては、伝送路の影響により信号に歪を
生じる。調歩式伝送の場合には、この歪は調歩歪といわ
れる。

〔従来の技術〕

調歩式伝送では、一般に独立した受信タイミング信号は
存在しない。そこでデータ受信装置において、受信した
データ信号のみに基づいて、その信号変化点から所定の
時間経過したタイミングで受信したデータ信号をサンプ
リングしている。

例えば、第５図に示す如きデータ信号りのデータ伝送を
行うとする。この伝送速度（例えば３００ｂｐｓ）は予
め知ることができるので、データ受信装置は伝送速度の
例えば８倍の速度（周波数）のクロックＣＬＫを独自に
形成する。

調歩歪のない状態でデータ信号りのデータ伝送が行われ
ると、その受信データ信号ＲＤＩはデータ信号りと同様
の波形となる。データ受信装置は受信データ信号ＲＤＩ
が“１　”から°“Ｏ”に変化すると、その変化した点
く信号変化点）から４クロツク後に受信データ信号ＲＤ
Ｉをサンプリングし、以後８クロツク毎にサンプリング
をくり返す。

これにより２例えば「０１・・・」というシリアルデー
タを得る。

このようにすることによって、受信データ信号ＲＤＩの
サンプリングを各ビットの略中央で行うことができるよ
うにしている。また、伝送速度に対して十分高速な（８
倍２１６倍、３２倍、・・・）クロックＣＬＫを形成し
て使用することにより。

調歩歪に対するマージンを向上するようにしている。

〔発明が解決しようとする課題〕

前述の従来技術によれば、伝送速度に対して十分高速な
りロックＣＬＫを使用したとしても、調歩歪が５０％未
満までしか正しく受信することはできない。

例えば、データ信号りのデータ伝送を行ったところ調歩
歪によりその受信データ信号が第４図図示のＲＤ２の如
くになったとする。この調歩歪は“１”レベル幅を広く
する（“０”レベル幅を狭くする）歪であり、その歪度
は５０％を越えている。この場合、信号変化点から４ク
ロツク後のサンプリングの結果は２本来“Ｏ”であるべ
きなのに“１”が検出されてしまう。

また、データ信号りの受信データ信号が調歩歪により第
４図図示のＲＤ３の如くになったとする。

この調歩歪は“Ｏ”レベル幅を広くする（１”レベル幅
を狭くする）歪であり、その歪度は５０％を越えている
。この場合、信号変化点から１２クロツク後のサンプリ
ングの結果は１本来“１”であるべきなのに“０”が検
出されてしまう。

このように従来技術によれば、調歩歪の歪度が不定であ
るにも拘らず、サンプリングの位置（タイミング）が各
ビットの略中央に実質的に固定されてしまっていたため
に、歪度が５０％を越えると正しく受信することができ
ないという問題があった。

本発明は、調歩歪の歪度が５０％を越えるような場合も
データ信号を正しく受信することが可能なデータ受信装
置を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図であり３本発明によるデー
タ受信装置を示している。

第１図において、１はサンプリング回路、２はレジスタ
、３はパターン比較回路、４はタイミングジェネレータ
、５はクロックジェネレータ、６は変換回路である。

受信データ信号ＲＤは、データ送信装置から伝送路を介
して調歩式伝送され、当該データ受信装置で受信された
ものである。調歩式伝送においては、一般にデータ信号
は、１ビツトの“Ｏ゛からなるスタートビットと、１，
１．５又は２ビツトの”　１　”からなるストップビッ
トと、スタートビットとストップビットに囲まれた任意
のビット数（ｎビット）のデータビットとで構成される
。従って、受信データ信号ＲＤはスタートビット及びス
トップビットを含み、調歩歪が存在する場合。

その“０゛レベル及び“１゛レベルは歪度に応じて変化
する。

サンプリング回路１は、受信データ信号ＲＤの少なくと
もスタートビット及びストップビットについて、当該受
信データ信号ＲＤの伝送の速度より高速でサンプリング
して、これらのサンプリングパターンを得る手段である
。伝送速度は予め知ることができるので、サンプリング
は伝送速度の８倍、１６倍、３２倍、・・・の速度のう
ちのいずれかの予め定められた速度で行われる。

レジスタ２は　スタートピント及びスト・ンブビットの
レファレンスパターンを格納（記憶）する手段である。

レファレンスパターンは、調歩歪が存在しない場合のサ
ンプリングパターンを示すものであり、前記予め定めら
れた速度でのサンプリングに対応するパターンとされる
。

パターン比較回路３は、スタートビット及びストップビ
ットの各々について、そのサンプリングパターンとレフ
ァレンスパターンとを比較し、その結果として調歩歪の
有無９種別及び歪度を知る手段である。

タイミングジェネレータ４は、パターン比較回路３での
比較の結果に応じて、　１に述するクロックＣＬＫの変
化タイミングを指示する手段である。

変化タイミングは９例えば、クロックＣＬＫが“′ｌ″
から０″に変化するタイミングであり。

受信データ信号ＲＤのデータピントのサンプリングのタ
イミングとして用いられる。

クロックジェネレータ５は、タイミングジェネレータ４
からの指示に従った変化タイミングを有するクロックＣ
ＬＫを形成する手段である。このクロックＣＬＫは、受
信データ信号ＲＤの伝送速度と同一の速度（周期）を持
つものとされる。

変換回路６は、受信データ信号ＲＤについて。

クロックジェネレータ５からのクロックＣＬＫを用いて
、その“１゛から“′０゛°への変化タイミングでサン
プリングしてデータを得る手段である。

このサンプリングは特に受信データ信号ＲＤのデータビ
ットについて行われる。変換回路６は、このサンプリン
グによって得たｎビットのシリアルデータをｎビットの
パラレルデータに変換（シリアル−パラレル変換）して
、送出する。

〔作用〕

第２図は本発明の作用説明図であり、スタートビット及
びストップビットが各々１ビツトの“０”及び１ビツト
の′１”からなり、サンプリング回路１におけるサンプ
リングが伝送速度の８倍の速度で行われる場合を示して
いる。即ち、当該サンプリングは、受信データ信□号Ｒ
Ｄの伝送速度と同一の速度のクロックＣＬＫの８倍の周
波数のクロックＸ８ＣＬＫ　（第２図（Ｄ））を用いて
行われる。

（１）調歩歪が存在しない（第２図（Ａ）の）場合サン
プリング回路１は、受信データ信号ＲＤのスタートビッ
ト及びストップビットについて　クロックＸ８ＣＬＫを
用いて、その°“１゛がら０゛。

への変化タイミング毎にサンプリングすることによって
、８つのサンプルからなるサンプリングパターンｒ　０
０００００００　Ｊ及びｒ　１１１１１１１１　Ｊを得
る。

方、レジスタ２は、サンプリングパターンに対応するよ
うに、８つのサンプルからなるスタートビット及ヒスト
ツブビットのレファレンスパターンｒ　０００００００
０　Ｊ及びｒｌｌｌｌｌＨｌ」を格納する。

従って、パターン比較回路３は、サンプリングパターン
とレファレンスパターンとが一致するので、調歩歪が無
いことを知る。

この比較の結果を受けたタイミングジェネレータ４は、
変化タイミングを指示するための信号を送出する。これ
を受けたクロックジェネレータ５は、第２図（Ａ）図示
の如き、変化タイミングが当該クロックの周期の略中央
にある（デユーティが５０％である）ようなりロングＣ
ＬＫを形成す（２）調歩歪が存在する（第２図（Ｂ）及
び（Ｃ）の）場合第２図（Ｂ）の場合、スタートビット及びストップビッ
トのサンプリングパターンは各々ｒ　ｏｏｏ。

１１１１　Ｊ及びｒ　１１１１１１１１　」となる。従
って、ストップビットの２つのパターンは一致するもの
の、スタートビットはサンプリングパターンに“１”°
が含まれるので不一致となる。このことから、パターン
比較回路３は、　パ１°°レベル幅を広げる調歩歪が存
在し、その歪度はスタートビットのサンプリングパター
ン中の“１”の数から約５０　（４／８）％であること
を知る。この結果、第２図（Ａ）のクロックＣＬＫより
も変化タイミングかｔｌだけ速いクロックＣＬＫが形成
される。

一方、第２図（Ｃ）の場合、パターン比較回路３は、ス
トップビットのサンプリングパターンに０”が含まれ不
一致となるので、“０゛レベルを広げる調歩歪が存在し
、その歪度は約２５％であることを知る。この結果、第
２図（Ａ）のクロックＣＬＫよりも変化タイミングがｔ
２だけ遅いクロックＣＬＫが形成される。

なお５タイミングジエネレータ４が送出する信号は、実
際は後述するテーブルを参照することによって形成され
る。

以上のように調歩歪の有無１種別及び歪度に応じた変化
タイミングのクロックＣＬＫを形成し。

これをサンプリングのタイミングとして用いることによ
って、変換回路６は、受信データ信号ＲＤのデータビッ
トのサンプリングを調歩歪による“１′”及び“′０”
レベル幅の変化に対応して（各ビットの中央に固定され
ることなり）、常に各レベルの期間の中央において行う
ことができる。従って、調歩歪が変動して５０％を越え
るような場合でも正しいデータを得ることができる。

なお、調歩歪が５０％以下の場合であっても本発明によ
れば、十分にデータが確定したタイミングでデータのサ
ンプリングを行い得るので、　ｌｉｉ実に正しいデータ
を得ることができ、データ伝送の高信頼化に有効である
。

〔実施例〕

第３図は実施例構成図であり、データ受信装置を示して
いる。

第３図において、７はレシーバ、８は同期化回路、９は
スタート検出回路、３１はパターン比較及びクロックタ
イミング指示信号作成回路（以下。

指示回路）でありパターン比較回路３とタイミングジェ
ネレータ４とに対応するもの、５１はクロックジェネレ
ータ、５２は分周回路であり、クロックジェネレータ５
１と共にクロックジェネレータ５に対応するものである
。

データ送信装置から伝送されたデータ信号ＲＤ’は、受
信装置のレシーバ７で受信され、フリップ・フロップ回
路からなる同期化回路８においてクロックＸ８ＣＬＫで
同期化されて受信データ信号ＲＤとされる。ここで、１
つのデータ信号ＲＤ’は、１ビツトの“０”からなるス
タートビットと。

１ビツトの“１”からなるストップビットと、これらに
囲まれた４ビツトのデータビットとの６ビツトで構成さ
れる。また、クロックＸ１３ＣＬＫは。

データ受信装置側で独自に形成されるクロ・ンクであり
、データ信号ＲＤ’　の伝送速度の８倍の速度（周波数
）とされる。

スタート検出回路９は、受信データ信号ＲＤのスタート
ビットの開始を検出する。即ち、受信データ信号ＲＤが
６ビツト時間（スタートピントデータビット＋ストップ
ピッＩ・分）以上“１″を持続した状態（マーク状態）
の後に．最初に“′１′″から“０”へ変化するタイミ
ングをスタートビットの開始として検出し，データ取込
開始信号を送出する。

データ取込開始信号を受けたシフトレジスタからなるサ
ンプリング回路（以下．シフトレジスタ）■は．１つの
受信データ信号ＲＤを取り込む。この時，クロックＸ３
ＣＬＫがサンプリング及びシフトのためのクロックとし
て用いられる。即ちシフトレジスタ１は．クロックＸ８
ＣＬＫの“１゛から“０”への変化タイミング毎に受信
データ信号ＲＤをサンプリングし，クロックＸ８ＣＬＫ
に同期してシフトする。この結果，シフトレジスタ１に
は、４８　（＝８Ｘ６）の状態（ビット）が取り込まれ
る。

このサンプリングの終了後、指示回路３１はシフトレジ
スタ１の最初の８ビツト及び最後の８ビツトを各々スタ
ートビット及びストップビットのサンプリングパターン
として取り込むと共に。

レジスタ２からこれらのレファレンスパターンを取り込
む。そして、指示回路３１は、２つのパターンを比較し
て、調歩歪の有無２種別及び歪度を知り、これに応じた
変化タイミング指示信号を形成する。

分周回路５２は、基本的にはクロックＸ８ＣＬＫ（第２
図（Ｄ）参照）を１７８に分周してデユーティ５０％の
クロックＣＬＫ　（第２図（Ａ）参照）を形成する。そ
して９分周回路５２は変化タイミング指示信号を受けて
、これに応じてクロックＣＬＫの“′１”″から“０゛
への変化タイミング（デユーティ）をそのままとするか
又は変更する（第２図（Ｂ）及び（Ｃ）参照）。

ここで、第２図（Ａ）ないしくＣ）からも明らかなよう
に、受信データ信号ＲＤの歪度又はサンプリングパター
ンとクロックＣＬＫの変化タイミング又はデユーティと
の間には、一定の関係が存在する。そこで、この関係を
予め求めて第４図に図示の如く、サンプリングパターン
とこれに対応する変化タイミングのクロックＣＬＫを示
すテーブルを作成し、メモリ（図示せず）に格納してお
く。指示回路３１は、サンプリングパターンを用いてテ
ーフ゛ルを参照し、当８亥サンプリングパターンに対応
するクロックＣＬＫを知り、これに基づいてタイミング
変化指示信号を形成する。

このテーブルにおいて、「」はクロックＣＬＫの変化タ
イミング即ち受信データ信号ＲＤのサンプリングタイミ
ングを示す。このテーブルから判るように、前記関係は
２例えば［スタートビットの８個のサンプル中に１個の
“１”が存在する時にはクロックＣＬＫの１”レベル幅
がデユーティ５０％の際の“１”レベル幅から１／８だ
け狭くされる」と考えることができる。

なお９図示していないが、このテーブルは予想される全
てのサンプリングパターンについて、即ち、スタートビ
ットがｒ　００００００００　Ｊからｒｏｌｌｌｌｌｌ
ｌ」まで及びストップビットがｒ　１１１１１１１１　
Ｊからｒ　０００００００１　Ｊまでの場合について、
各々対応するクロックＣＬＫを示すようにされる。

クロックＣＬＫを受けた変換回路６は、受信データ信号
ＲＤのデータビットのサンプリングを行う。これにより
、４ビツトのシリアルデータを正しく得ることができる
。変換回路６は、４ビツトのシリアルデータを４ビツト
のパラレルデータに変換して、データとして送出する。

送の信輔度を高めることができる。

〔発明の効果〕

Claims

【特許請求の範囲】調歩式伝送された受信データ信号のスタートビット及び
ストップビットについて、前記伝送の速度より高速でサ
ンプリングしてこれらのサンプリングパターンを得る手
段（１）と、前記スタートビット及びストップビットのレファレンス
パターンを格納する手段（２）と、前記サンプリングパ
ターンとレファレンスパターンとを比較する手段（３）
と、前記比較の結果に応じてクロックの変化タイミングを指
示する手段（４）と、前記指示に従った変化タイミングのクロックを形成する
手段（５）と、前記受信データ信号について、前記クロックを用いてそ
の変化タイミングでサンプリングしてデータを得る手段
（６）とを備えたことを特徴とするデータ受信装置。