JPH029452B2 - - Google Patents
Info
- Publication number
- JPH029452B2 JPH029452B2 JP58010731A JP1073183A JPH029452B2 JP H029452 B2 JPH029452 B2 JP H029452B2 JP 58010731 A JP58010731 A JP 58010731A JP 1073183 A JP1073183 A JP 1073183A JP H029452 B2 JPH029452 B2 JP H029452B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- shot
- barrier
- multilayer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は多層電極構造を有するシヨツトキ・バ
リヤ・ゲート型電界効果トランジスタ（以下
SBG・FETと記す）を含む半導体装置に関する
ものである。
リヤ・ゲート型電界効果トランジスタ（以下
SBG・FETと記す）を含む半導体装置に関する
ものである。
従来のSBG・FETは第１図に示す如く、例え
ばGaASを半導体材料とした半絶縁基板１上にノ
ンドープGaAsバツフアー層２を介してｎ型
GaAsアクテイブ層３を設け、アクテイブ層３の
表面に形成された絶縁物層４、例えば気相成長に
よるSiO2に開孔部を設け、露出されたアクテイ
ブ層３の表面にシヨツトキ・メタル層５を配し、
３と５の界面に生ずるシヨツトキ・バリヤにより
シヨツトキ・バリヤ・ゲートが構成されている。
シヨツトキ・メタルとしてはAlがよく用いられ
ている。
ばGaASを半導体材料とした半絶縁基板１上にノ
ンドープGaAsバツフアー層２を介してｎ型
GaAsアクテイブ層３を設け、アクテイブ層３の
表面に形成された絶縁物層４、例えば気相成長に
よるSiO2に開孔部を設け、露出されたアクテイ
ブ層３の表面にシヨツトキ・メタル層５を配し、
３と５の界面に生ずるシヨツトキ・バリヤにより
シヨツトキ・バリヤ・ゲートが構成されている。
シヨツトキ・メタルとしてはAlがよく用いられ
ている。
また、シヨツトキ・メタル層５を挾んで絶縁物
層４の開孔部に設けられた層６及び７は、Au・
Ge−Ni層でアクテイブ層３と良好なオーミツ
ク・コンタクト層を形成し、それぞれSBG・
FETのソース及びドレインを構成している。ソ
ース及びドレインよりの配線電極としては、例え
ば、Tiの下層８及び９、Ptの中層１０及び１１、
Auの上層１２及び１３の３層構造がよく用いら
れている。
層４の開孔部に設けられた層６及び７は、Au・
Ge−Ni層でアクテイブ層３と良好なオーミツ
ク・コンタクト層を形成し、それぞれSBG・
FETのソース及びドレインを構成している。ソ
ース及びドレインよりの配線電極としては、例え
ば、Tiの下層８及び９、Ptの中層１０及び１１、
Auの上層１２及び１３の３層構造がよく用いら
れている。
ここで、多層電極構造材料の選定に関し説明す
ると、上層１２及び１３の材料のAuは耐腐蝕性
等の耐環境性と素子組立の際必要となるボンデイ
ングパツトとして用いたときのボンデイング性の
良好さから、中層１０及び１１の材料のPtは上
層のAuの下層への拡散滲透を防止するためのバ
リヤとして、下層８及び９の材料のTiはソース
及びドレインのAuGe−Niオーミツク・コンタク
ト層６及び７との低抵抗接続及び電極配線として
重要な絶縁物層４との密着性の良さを考慮してそ
れぞれ選択されたものである。以上の例からも解
るようにシヨツトキ・バリヤ特性に対する条件か
ら選択され、一方、ソース及びドレインの電極配
線を構成するメタルは前述の如き各種要件を満す
ように選択されるため、これらの同一材料を用い
ることは困難であつた。多層構造の場合でも、後
述するように望ましいのは下層８及び９のメタル
とシヨツトキ・メタル５とに同一材料を用いるこ
とであるが、第１図の例のように５はAl、８及
び９はTiと異つた金属材料が用いられていた。
ると、上層１２及び１３の材料のAuは耐腐蝕性
等の耐環境性と素子組立の際必要となるボンデイ
ングパツトとして用いたときのボンデイング性の
良好さから、中層１０及び１１の材料のPtは上
層のAuの下層への拡散滲透を防止するためのバ
リヤとして、下層８及び９の材料のTiはソース
及びドレインのAuGe−Niオーミツク・コンタク
ト層６及び７との低抵抗接続及び電極配線として
重要な絶縁物層４との密着性の良さを考慮してそ
れぞれ選択されたものである。以上の例からも解
るようにシヨツトキ・バリヤ特性に対する条件か
ら選択され、一方、ソース及びドレインの電極配
線を構成するメタルは前述の如き各種要件を満す
ように選択されるため、これらの同一材料を用い
ることは困難であつた。多層構造の場合でも、後
述するように望ましいのは下層８及び９のメタル
とシヨツトキ・メタル５とに同一材料を用いるこ
とであるが、第１図の例のように５はAl、８及
び９はTiと異つた金属材料が用いられていた。
シヨツトキ・メタルを被着せしめる工程におい
て、良好なシヨツトキ・バリヤすなわち、順方向
電流電圧特性のバラツキを少くし、逆方向電流電
圧特性ではリーク電流を小さくおさえ且つ充分な
耐圧をうるには、メタル被着前の表面処理が極め
て重要であり、プロセス・パラメータの厳しい制
御が要求される。
て、良好なシヨツトキ・バリヤすなわち、順方向
電流電圧特性のバラツキを少くし、逆方向電流電
圧特性ではリーク電流を小さくおさえ且つ充分な
耐圧をうるには、メタル被着前の表面処理が極め
て重要であり、プロセス・パラメータの厳しい制
御が要求される。
一方、多層電極形成の場合も第１図の例で説明
した如く、下地の絶縁物層４と下層メタル８及び
９との密着性をよくするためにシヨツトキ・メタ
ルの場合と同じようにメタル被着前の表面処理が
重要であり、プロセス・パラメータの厳しい制御
が要求される。すなわち、一般にメタル被着は蒸
着により行うが、下地の表面処理条件、蒸着時の
真空度及び下地の温度、蒸着メタルソースの純
度、清浄等を厳密に管理、制御しなければなら
ぬ。それ故、このような工程が重複することは工
数を要するばかりでなく、一つの工程が他の工程
に影響を及ぼすので、一層プロセス・パラメータ
の制御条件を複雑化し制御を困難にするため、歩
留り低下、信頼度低下等の原因になつていた。
した如く、下地の絶縁物層４と下層メタル８及び
９との密着性をよくするためにシヨツトキ・メタ
ルの場合と同じようにメタル被着前の表面処理が
重要であり、プロセス・パラメータの厳しい制御
が要求される。すなわち、一般にメタル被着は蒸
着により行うが、下地の表面処理条件、蒸着時の
真空度及び下地の温度、蒸着メタルソースの純
度、清浄等を厳密に管理、制御しなければなら
ぬ。それ故、このような工程が重複することは工
数を要するばかりでなく、一つの工程が他の工程
に影響を及ぼすので、一層プロセス・パラメータ
の制御条件を複雑化し制御を困難にするため、歩
留り低下、信頼度低下等の原因になつていた。
本発明は上記従来の問題点を改善するためにな
されたものである。すなわち、本発明は半導体表
面に絶縁物層を有し、ボンデイング用のパツドも
しくは、素子間の配線用電極の金属材料として２
種類以上の金属を用いる多層電極構造を有し、素
子の少くとも一部にシヨツトキ・バリヤ・ゲート
構造の電界効果トランジスタを有する半導体装置
において、該シヨツトキ・バリヤを形成する金属
と、前記多層電極構造の下層金属で前記絶縁物層
に接する金属とが同一種類の金属材料であること
を特徴とする半導体装置に関するものである。
されたものである。すなわち、本発明は半導体表
面に絶縁物層を有し、ボンデイング用のパツドも
しくは、素子間の配線用電極の金属材料として２
種類以上の金属を用いる多層電極構造を有し、素
子の少くとも一部にシヨツトキ・バリヤ・ゲート
構造の電界効果トランジスタを有する半導体装置
において、該シヨツトキ・バリヤを形成する金属
と、前記多層電極構造の下層金属で前記絶縁物層
に接する金属とが同一種類の金属材料であること
を特徴とする半導体装置に関するものである。
本発明によれば、シヨツトキ・バリヤを形成す
るメタルと配線等に用いる多層電極の下層のメタ
ルとに同一のメタル材料を用いることにより、素
子の特性上極めて重要なこれらの形成工程を単純
化して実質的に管理制御すべきプロセス・パラメ
ータを減らすことができるため、より一層特性や
信頼度の優れたSBG・FETを含む半導体装置を
提供することができる。
るメタルと配線等に用いる多層電極の下層のメタ
ルとに同一のメタル材料を用いることにより、素
子の特性上極めて重要なこれらの形成工程を単純
化して実質的に管理制御すべきプロセス・パラメ
ータを減らすことができるため、より一層特性や
信頼度の優れたSBG・FETを含む半導体装置を
提供することができる。
次に図面を用いて、本発明を詳細に説明する。
第２図は本発明による半導体装置の一実施例の
SBG・FETの部分の縦断面を示している。第２
図において、GaAsを材料とする半絶縁性基板１
の上にGaAsノンドープ・バツフアー層２及びSi
を５×1017cm-3の濃度にドープしたアクテイブ層
３を設け、アクテイブ層３の表面に絶縁物層４と
してSiO2を気相成長法により3500Å被着せしめ
る。次に絶縁物層４のソース及びドレイン部に開
孔を設け、Au・Ge−Niよりなる厚さ2000Åのオ
ーミツクコンタクト層６及び７を形成する。再び
絶縁物層４のシヨツトキ・バリヤ・ゲート形成部
を開孔してアクテイブ層３の表面を露出せしめ、
表面処理をほどこした後、Tiを500Å蒸着により
被着せしめる。この際Tiはアクテイブ層３とシ
ヨツトキ・バリヤを形成するシヨツトキ・メタル
層１４となると同時にソース及びドレイン部にお
いてはAuGe−Niオーミツクコンタクト層６及び
７と接続し、さらに絶縁物層４の上にも密接した
多層電極の下層８及び９となる。第２図におい
て、１０，１１及び１５は厚さ2000ÅのPtより
なる中層、１２，１３及び１６は厚さ3000Åの
Auよりなる層であり、何れも同時蒸着の後、パ
ターニングにより最終的形状が形成されたもので
ある。
第２図は本発明による半導体装置の一実施例の
SBG・FETの部分の縦断面を示している。第２
図において、GaAsを材料とする半絶縁性基板１
の上にGaAsノンドープ・バツフアー層２及びSi
を５×1017cm-3の濃度にドープしたアクテイブ層
３を設け、アクテイブ層３の表面に絶縁物層４と
してSiO2を気相成長法により3500Å被着せしめ
る。次に絶縁物層４のソース及びドレイン部に開
孔を設け、Au・Ge−Niよりなる厚さ2000Åのオ
ーミツクコンタクト層６及び７を形成する。再び
絶縁物層４のシヨツトキ・バリヤ・ゲート形成部
を開孔してアクテイブ層３の表面を露出せしめ、
表面処理をほどこした後、Tiを500Å蒸着により
被着せしめる。この際Tiはアクテイブ層３とシ
ヨツトキ・バリヤを形成するシヨツトキ・メタル
層１４となると同時にソース及びドレイン部にお
いてはAuGe−Niオーミツクコンタクト層６及び
７と接続し、さらに絶縁物層４の上にも密接した
多層電極の下層８及び９となる。第２図におい
て、１０，１１及び１５は厚さ2000ÅのPtより
なる中層、１２，１３及び１６は厚さ3000Åの
Auよりなる層であり、何れも同時蒸着の後、パ
ターニングにより最終的形状が形成されたもので
ある。
以上の説明から明らかな如く、本実施例ではシ
ヨツトキ・バリヤを形成するシヨツトキ・メタル
層１４のメタルとソース及びドレインの多層電極
構造の下層８及び９のメタルは何れもTiという
同一メタルよりなつており、しかも同時に形成さ
れている。従つて、シヨツトキ・バリヤの特性を
良好にするプロセス・パラメータであり同時に多
層電極の下層８及び９と下地の絶縁物層４との密
着性を良好にするプロセス・パラメータでもある
蒸着時の真空度及び下地の温度、蒸着メタル・ソ
ースの純度、清浄度、表面処理条件を統一してし
かも同一工程として処理できる。この場合、Ti
はシヨツトキ・バリヤ形成の要件は満すことがで
きるが従来例のAlの如くシヨツトキ・バリヤ・
ゲート電極としてのすべての要件を満すことはで
きない。したがつて、ゲート電極部もPtの中層
１５及びAuの上層１６を有する多層電極構造と
なつているが、前述の説明から明らかなように、
この形成工程はソース及びドレインの多層電極工
程と同時に行われるものであるから、これらは何
ら工程を複雑化するものでなくむしろ単純化する
ものである。
ヨツトキ・バリヤを形成するシヨツトキ・メタル
層１４のメタルとソース及びドレインの多層電極
構造の下層８及び９のメタルは何れもTiという
同一メタルよりなつており、しかも同時に形成さ
れている。従つて、シヨツトキ・バリヤの特性を
良好にするプロセス・パラメータであり同時に多
層電極の下層８及び９と下地の絶縁物層４との密
着性を良好にするプロセス・パラメータでもある
蒸着時の真空度及び下地の温度、蒸着メタル・ソ
ースの純度、清浄度、表面処理条件を統一してし
かも同一工程として処理できる。この場合、Ti
はシヨツトキ・バリヤ形成の要件は満すことがで
きるが従来例のAlの如くシヨツトキ・バリヤ・
ゲート電極としてのすべての要件を満すことはで
きない。したがつて、ゲート電極部もPtの中層
１５及びAuの上層１６を有する多層電極構造と
なつているが、前述の説明から明らかなように、
この形成工程はソース及びドレインの多層電極工
程と同時に行われるものであるから、これらは何
ら工程を複雑化するものでなくむしろ単純化する
ものである。
以上、本発明による構造によればSBG・FET
に重要な特性を決定するシヨツトキ・バリヤの形
成と多層電極の下層の形成とを同一メタル材料を
用い、且つ同一工程で行うことができるため、工
程の管理も少くて済み、工程数も簡略化できるた
め半導体装置の量産性を高め、原価低減と信頼度
向上に著るしい効果をもたらすものである。
に重要な特性を決定するシヨツトキ・バリヤの形
成と多層電極の下層の形成とを同一メタル材料を
用い、且つ同一工程で行うことができるため、工
程の管理も少くて済み、工程数も簡略化できるた
め半導体装置の量産性を高め、原価低減と信頼度
向上に著るしい効果をもたらすものである。
第１図は従来の半導体装置のSBG・FETの部
分の縦断面図、第２図は本発明の一実施例を示す
半導体装置のSBG・FETの部分の縦断面図であ
る。 １……半絶縁性基板、２……バツフア層、３…
…アクテイブ層、４……絶縁物層、５，１４……
シヨツトキ・メタル層、６，７……オーミツクコ
ンタクト層、８，９……多層電極の下層、１０，
１１，１５……多層電極の中層、１２，１３，１
６……多層電極の上層。
分の縦断面図、第２図は本発明の一実施例を示す
半導体装置のSBG・FETの部分の縦断面図であ
る。 １……半絶縁性基板、２……バツフア層、３…
…アクテイブ層、４……絶縁物層、５，１４……
シヨツトキ・メタル層、６，７……オーミツクコ
ンタクト層、８，９……多層電極の下層、１０，
１１，１５……多層電極の中層、１２，１３，１
６……多層電極の上層。
Claims (1)
- １ 半導体表面に絶縁物層を有し、ボンデイング
用のパツドもしくは、素子間の配線用電極の金属
材料として２種類以上の金属を用いる多層金属構
造を有し、素子の少くとも一部にシヨツトキ・バ
リヤ・ゲート構造の電界効果トランジスタを有す
る半導体装置において、該シヨツトキ・バリヤを
形成する金属層と、前記絶縁物層上の前記配線用
電極の金属層とがTi−Pt−Auの金属層で形成さ
れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010731A JPS59136974A (ja) | 1983-01-26 | 1983-01-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010731A JPS59136974A (ja) | 1983-01-26 | 1983-01-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59136974A JPS59136974A (ja) | 1984-08-06 |
| JPH029452B2 true JPH029452B2 (ja) | 1990-03-02 |
Family
ID=11758433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58010731A Granted JPS59136974A (ja) | 1983-01-26 | 1983-01-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136974A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286285A (ja) * | 1986-06-04 | 1987-12-12 | Nec Corp | マイクロ波用電界効果トランジスタ |
| DE3842863A1 (de) * | 1988-12-20 | 1990-06-21 | Fraunhofer Ges Forschung | Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54107273A (en) * | 1978-02-09 | 1979-08-22 | Matsushita Electric Ind Co Ltd | Production of field effect transistor |
| JPS5784168A (en) * | 1980-11-13 | 1982-05-26 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JPS5852876A (ja) * | 1981-09-24 | 1983-03-29 | Toshiba Corp | 砒化ガリウム半導体装置 |
-
1983
- 1983-01-26 JP JP58010731A patent/JPS59136974A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59136974A (ja) | 1984-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPS6010673A (ja) | 半導体装置 | |
| JPH029452B2 (ja) | ||
| JPS6236400B2 (ja) | ||
| JPS6222536B2 (ja) | ||
| US6084258A (en) | Metal-semiconductor junction fet | |
| US5045497A (en) | Method of making a schottky electrode | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| JPH03102819A (ja) | 半導体装置の製造方法 | |
| JPS62154784A (ja) | 半導体装置 | |
| JP2558124B2 (ja) | 半導体装置の製造方法 | |
| JPH11330378A (ja) | 半導体装置 | |
| JP3302989B2 (ja) | 半導体装置 | |
| JPH067575B2 (ja) | 多層配線法 | |
| JPH03157966A (ja) | 半導体装置の製法 | |
| JP2678662B2 (ja) | 集積回路とその製造方法 | |
| JP2838932B2 (ja) | 電界効果型半導体装置 | |
| JPH0526334B2 (ja) | ||
| JP2654805B2 (ja) | 半導体装置 | |
| JPH0439228B2 (ja) | ||
| JPH02125433A (ja) | Ｍｏｓ型トランジスタとその製法 | |
| JPS6214109B2 (ja) | ||
| JPS59125661A (ja) | 好ましい電極構造を有する半導体装置およびその製造方法 | |
| JPS5840844A (ja) | 半導体装置の製造方法 |