JPS6236400B2 - - Google Patents
Info
- Publication number
- JPS6236400B2 JPS6236400B2 JP56178759A JP17875981A JPS6236400B2 JP S6236400 B2 JPS6236400 B2 JP S6236400B2 JP 56178759 A JP56178759 A JP 56178759A JP 17875981 A JP17875981 A JP 17875981A JP S6236400 B2 JPS6236400 B2 JP S6236400B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- region
- electrode
- gate electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
- H10D64/2565—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies wherein the source or drain regions are on a top side of the semiconductor bodies and the recessed source or drain electrodes are on a bottom side of the semiconductor bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は電界効果トランジスタに関し、特にソ
ース電極の構造に関する。
ース電極の構造に関する。
(2) 従来技術と問題点
GaAsよりなる超高周波用シヨツトキバリア型
電界効果トランジスタ等においては、ソース電極
として従来第１図に示すような構造が既に提唱さ
れている。即ち、半絶縁性基板１表面に形成され
たｎ型のGaAsからなる能動層２上に、能動層２
とシヨツトキ接触をなすゲート電極３と、能動層
２とオーミツク接触をなすソース電極４及びドレ
イン電極５を有し、一方半絶縁性基板１の背面に
は前記ソース電極４形成部に半絶縁性基板１及び
能動層２を貫通する貫通孔６が開孔され、この貫
通孔６の内壁面を含む半絶縁性基板１の背面上に
AuGe合金層と金（Au）層が積層された蒸着層７
とその上にAuのメツキ層８とからなる背面電極
９を介して外部に接続されている。
電界効果トランジスタ等においては、ソース電極
として従来第１図に示すような構造が既に提唱さ
れている。即ち、半絶縁性基板１表面に形成され
たｎ型のGaAsからなる能動層２上に、能動層２
とシヨツトキ接触をなすゲート電極３と、能動層
２とオーミツク接触をなすソース電極４及びドレ
イン電極５を有し、一方半絶縁性基板１の背面に
は前記ソース電極４形成部に半絶縁性基板１及び
能動層２を貫通する貫通孔６が開孔され、この貫
通孔６の内壁面を含む半絶縁性基板１の背面上に
AuGe合金層と金（Au）層が積層された蒸着層７
とその上にAuのメツキ層８とからなる背面電極
９を介して外部に接続されている。
上記従来の構造では厚いAuメツキ層８（凡そ
35〜50〔μｍ〕の厚さ）がヒートシンクとして働
き放熱特性が良好となる。その反面、貫通孔６を
開孔するに際しては、ソース電極４の裏面が露出
するまでエツチングを行なわなければならない
が、エツチングはソース電極４の裏面に到達する
とソース電極４と能動層２の界面に沿つて急速に
進行するので、ソース電極４の剥離を生じやす
い。従つてエツチング量を厳密に制御せねばなら
ないがこの制御は実際には困難で、そのため常に
上述の如く望ましくないエツチングが進行すると
いう危険にさらされる。
35〜50〔μｍ〕の厚さ）がヒートシンクとして働
き放熱特性が良好となる。その反面、貫通孔６を
開孔するに際しては、ソース電極４の裏面が露出
するまでエツチングを行なわなければならない
が、エツチングはソース電極４の裏面に到達する
とソース電極４と能動層２の界面に沿つて急速に
進行するので、ソース電極４の剥離を生じやす
い。従つてエツチング量を厳密に制御せねばなら
ないがこの制御は実際には困難で、そのため常に
上述の如く望ましくないエツチングが進行すると
いう危険にさらされる。
(3) 発明の目的
本発明の目的は上記問題点を解消して前記望ま
しくないエツチングを生じる危険がなく、しかも
製作容易な構造を有する電界効果トランジスタを
提供することにある。
しくないエツチングを生じる危険がなく、しかも
製作容易な構造を有する電界効果トランジスタを
提供することにある。
(4) 発明の構成
本発明によれば上記目的は、ソース領域として
高不純物濃度の領域を設け、基板の背面から高不
純物濃度領域の底面まで達するが表面までは達し
ないように配設された接続導体により高不純物濃
度領域と基板背面の背面電極とを接続する構造と
することにより達成される。
高不純物濃度の領域を設け、基板の背面から高不
純物濃度領域の底面まで達するが表面までは達し
ないように配設された接続導体により高不純物濃
度領域と基板背面の背面電極とを接続する構造と
することにより達成される。
以下本発明の一実施例として本発明により製作
したGaAsにりなる超高周波電界効果トランジス
タを図面により接続する。
したGaAsにりなる超高周波電界効果トランジス
タを図面により接続する。
第２図は上記一実施例を示す要部断面図で、第
１図と同一部分は同一符号で示してある。
１図と同一部分は同一符号で示してある。
同図において、１はクロム（Cr）をドープさ
れたGaAsよりなる半絶縁性基板、２はｎ型の
GaAsよりなる能動層で、ゲート電極３の直下部
１１はイオン注入法によりシリコン（Si）、硫黄
（Ｓ）等のｎ型不純物が注入された濃度凡そ0.5〜
３×1017〔cm-3〕のｎ型領域、該ｎ型領域１１を
挾んで両側にシリコン（Si）を２×1018〔cm-3〕
以上の濃度に注入されたn+領域１２及び１３の
三つの領域からなる。
れたGaAsよりなる半絶縁性基板、２はｎ型の
GaAsよりなる能動層で、ゲート電極３の直下部
１１はイオン注入法によりシリコン（Si）、硫黄
（Ｓ）等のｎ型不純物が注入された濃度凡そ0.5〜
３×1017〔cm-3〕のｎ型領域、該ｎ型領域１１を
挾んで両側にシリコン（Si）を２×1018〔cm-3〕
以上の濃度に注入されたn+領域１２及び１３の
三つの領域からなる。
上記n+領域１３はドレイン領域であつて、そ
の表面にはｎ型GaAsとオーミツク接触を形成す
る金属からなるドレイン電極５が設けられる。こ
のドレイン電極５は例えば厚さ凡そ400〔Å〕の
AuGe合金層とその上に凡そ4000〔Å〕の厚さの
Au層を積層したものを用い得る。
の表面にはｎ型GaAsとオーミツク接触を形成す
る金属からなるドレイン電極５が設けられる。こ
のドレイン電極５は例えば厚さ凡そ400〔Å〕の
AuGe合金層とその上に凡そ4000〔Å〕の厚さの
Au層を積層したものを用い得る。
今一つのn+領域１２はソース領域であつて、
本発明においてはこのn+領域１２上には従来例
に見られるソース電極を省くことが出来る。即ち
本実施例は半絶縁性基板１背面の前記n+領域１
２に対応する位置に、n+領域１２に達する凹部
１４が設けられ、該凹部１４の底面１５及び内壁
面を含む半絶縁性基板１の背面上にAuGe合金層
（厚さ凡そ400〔Å〕）とAu層（厚さ凡そ4000
〔Å〕）が積層された蒸着層７とAuメツキ層８
（厚さ凡そ35〜50〔μｍ〕）が形成されてなる。
本発明においてはこのn+領域１２上には従来例
に見られるソース電極を省くことが出来る。即ち
本実施例は半絶縁性基板１背面の前記n+領域１
２に対応する位置に、n+領域１２に達する凹部
１４が設けられ、該凹部１４の底面１５及び内壁
面を含む半絶縁性基板１の背面上にAuGe合金層
（厚さ凡そ400〔Å〕）とAu層（厚さ凡そ4000
〔Å〕）が積層された蒸着層７とAuメツキ層８
（厚さ凡そ35〜50〔μｍ〕）が形成されてなる。
上記構造とすることにより本実施例は、凹部１
４の底面１５においてn+型GaAsが露呈され、ま
たAuGe合金はn+型GaAsとオーミツク接触を形
成する材料であるので、上記ｎ領域１２即ちソー
ス領域はその底部において背面電極９と直接接続
される。そして本実施例の装置においては動作時
にキヤリアは背面電極９より直接n+領域１２に
供給され、ゲート電極３の電位により制御されて
ドレイン電極１３に流入し、ドレイン電極５より
外部へ送出されるのであるが、n+領域１２は電
気抵抗が低いので従来例の如く表面に電極を設け
る必要がない。
４の底面１５においてn+型GaAsが露呈され、ま
たAuGe合金はn+型GaAsとオーミツク接触を形
成する材料であるので、上記ｎ領域１２即ちソー
ス領域はその底部において背面電極９と直接接続
される。そして本実施例の装置においては動作時
にキヤリアは背面電極９より直接n+領域１２に
供給され、ゲート電極３の電位により制御されて
ドレイン電極１３に流入し、ドレイン電極５より
外部へ送出されるのであるが、n+領域１２は電
気抵抗が低いので従来例の如く表面に電極を設け
る必要がない。
以上述べた如く本実施例はソース領域を高濃度
領域（n+領域１２）としたことにより、このn+
領域１２を背面電極９と直接接続すればよいこと
となり、この導電路形成のための基板背面からの
エツチングはn+領域１２に到達するまで行なえ
ばよく、従つて従来構造に見られた望ましくない
エツチングを生じることがない。従つて製造工定
が安定し、装置の製造歩留及び信頼度が向上す
る。
領域（n+領域１２）としたことにより、このn+
領域１２を背面電極９と直接接続すればよいこと
となり、この導電路形成のための基板背面からの
エツチングはn+領域１２に到達するまで行なえ
ばよく、従つて従来構造に見られた望ましくない
エツチングを生じることがない。従つて製造工定
が安定し、装置の製造歩留及び信頼度が向上す
る。
更に本実施例は能動層２表面にソース電極を設
ける必要がないため、ゲート電極のパターンの乱
れが発生せず、そのためゲート電極とソース電極
の間隔を任意に選択し得るという大きな利点を有
する。
ける必要がないため、ゲート電極のパターンの乱
れが発生せず、そのためゲート電極とソース電極
の間隔を任意に選択し得るという大きな利点を有
する。
即ちゲート電極はソース領域に出来るだけ近づ
けることが望ましいが、ソース電極が存在する場
合にはゲート電極をパターニングするためのホト
レジスト膜のゲート電極パターン近傍に段差を生
じ、この段差およびソース電極の段差における光
の乱反射によりゲート電極パターンの乱れが生じ
る。そのためゲート電極とソース電極との間を少
なくとも１〜２〔μｍ〕あける必要があつた。
けることが望ましいが、ソース電極が存在する場
合にはゲート電極をパターニングするためのホト
レジスト膜のゲート電極パターン近傍に段差を生
じ、この段差およびソース電極の段差における光
の乱反射によりゲート電極パターンの乱れが生じ
る。そのためゲート電極とソース電極との間を少
なくとも１〜２〔μｍ〕あける必要があつた。
本実施例ではかかる問題も除去され、設計上で
はゲート電極の配設位置を任意に選択可能とな
り、製造工程上ではゲート電極のパターニング精
度が向上し、且つ作業が容易となる。そのため電
界効果トランジスタの電気的特性及び製造歩留が
向上する。
はゲート電極の配設位置を任意に選択可能とな
り、製造工程上ではゲート電極のパターニング精
度が向上し、且つ作業が容易となる。そのため電
界効果トランジスタの電気的特性及び製造歩留が
向上する。
なお上記一実施例においてはプレーナ構造を掲
げて説明したが、製作する装置が能動層をメサ状
とした構造であつても、またゲート電極形成部を
凹部としたリセス構造であつても、本発明を実施
し得る。
げて説明したが、製作する装置が能動層をメサ状
とした構造であつても、またゲート電極形成部を
凹部としたリセス構造であつても、本発明を実施
し得る。
また本発明はGaAs以外の半導体よりなる電界
効果トランジスタにおいても実施し得るものであ
る。
効果トランジスタにおいても実施し得るものであ
る。
更に本発明を実施するための製造方法及び各部
の材料も特に限定される必要のないことは言うま
でもない。例えば高濃度領域１２に対するオーミ
ツク接触は、AuGe合金層に変えて例えばチタン
−白金−金（Ti−Pt−Au）層を形成することに
よつても得られる。また高濃度領域１２と背面電
極９とを直接接続する接続導体は、前記一実施例
の如く背面電極９と同一材料を用い同一工程で一
体化して形成するものが実用的であるが、この両
者は別個のものとしても差し支えない。
の材料も特に限定される必要のないことは言うま
でもない。例えば高濃度領域１２に対するオーミ
ツク接触は、AuGe合金層に変えて例えばチタン
−白金−金（Ti−Pt−Au）層を形成することに
よつても得られる。また高濃度領域１２と背面電
極９とを直接接続する接続導体は、前記一実施例
の如く背面電極９と同一材料を用い同一工程で一
体化して形成するものが実用的であるが、この両
者は別個のものとしても差し支えない。
また前記一実施例ではソース電極を除去した例
を示したが、これらは何らかの理由によりソース
領域上にソース電極を設けることを妨げるもので
はない。例えば本発明を用いて製作する集積回路
装置等において、ソース領域と他の領域とを接続
するための電極を表面に設けても差支えない。
を示したが、これらは何らかの理由によりソース
領域上にソース電極を設けることを妨げるもので
はない。例えば本発明を用いて製作する集積回路
装置等において、ソース領域と他の領域とを接続
するための電極を表面に設けても差支えない。
以上説明した如く本発明によれば電界効果トラ
ンジスタの製作が容易となり製造歩留が向上と
し、しかも電気的特性及び信頼度が改善される。
ンジスタの製作が容易となり製造歩留が向上と
し、しかも電気的特性及び信頼度が改善される。
第１図は従来の電界効果トランジスタの説明に
供するための要部断面図、第２図は本発明の一実
施例を示す要部断面図である。 図において１は半絶縁性もしくは絶縁性基板、
２は能動層、３はゲート電極、９は背面電極、１
１は能動層のゲート直下部、１２は高濃度領域、
１４は凹部、１５は凹部底面を示す。
供するための要部断面図、第２図は本発明の一実
施例を示す要部断面図である。 図において１は半絶縁性もしくは絶縁性基板、
２は能動層、３はゲート電極、９は背面電極、１
１は能動層のゲート直下部、１２は高濃度領域、
１４は凹部、１５は凹部底面を示す。
Claims (1)
- 【特許請求の範囲】 １ 絶縁性または半絶縁性基板表面に形成された
一導電型を有する半導体よりなる能動層と、前記
能動層上に配設され前記能動層との間にシヨツト
キ接触を生ずるゲート電極と、前記能動層の前記
ゲート電極直下部を挟んで対向する区域に形成さ
れ前記ゲート電極直下部より不純物濃度が大なる
高濃度領域とを有する電界効果トランジスタにお
いて、 前記基板の背面から前記高濃度領域の一方の底
面まで達するが表面までは達しないように配設さ
れた接続導体により前記高濃度領域の一方と前記
基板の背面に配設された背面電極とが接続されて
なることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178759A JPS5879773A (ja) | 1981-11-06 | 1981-11-06 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178759A JPS5879773A (ja) | 1981-11-06 | 1981-11-06 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5879773A JPS5879773A (ja) | 1983-05-13 |
| JPS6236400B2 true JPS6236400B2 (ja) | 1987-08-06 |
Family
ID=16054099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178759A Granted JPS5879773A (ja) | 1981-11-06 | 1981-11-06 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5879773A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60161651A (ja) * | 1984-02-02 | 1985-08-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0797572B2 (ja) * | 1985-07-08 | 1995-10-18 | 株式会社日立製作所 | 半導体集積回路基板内スル−ホ−ルの形成方法 |
| US5236854A (en) * | 1989-12-11 | 1993-08-17 | Yukio Higaki | Compound semiconductor device and method for fabrication thereof |
| JPH06232180A (ja) * | 1993-02-05 | 1994-08-19 | Nec Corp | 半導体装置 |
| US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| JP5386987B2 (ja) * | 2007-02-07 | 2014-01-15 | 日本電気株式会社 | 半導体装置 |
| JP5383652B2 (ja) * | 2008-03-04 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 電界効果トランジスタ及びその製造方法 |
| US9960127B2 (en) | 2016-05-18 | 2018-05-01 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
-
1981
- 1981-11-06 JP JP56178759A patent/JPS5879773A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5879773A (ja) | 1983-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4213840A (en) | Low-resistance, fine-line semiconductor device and the method for its manufacture | |
| US5236854A (en) | Compound semiconductor device and method for fabrication thereof | |
| JPH0354464B2 (ja) | ||
| US3951708A (en) | Method of manufacturing a semiconductor device | |
| JPS6236400B2 (ja) | ||
| JPH0324061B2 (ja) | ||
| US20030173584A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| US4695869A (en) | GAAS semiconductor device | |
| US4212022A (en) | Field effect transistor with gate and drain electrodes on the side surface of a mesa | |
| US20050179106A1 (en) | Schottky barrier diode | |
| US4801987A (en) | Junction type field effect transistor with metallized oxide film | |
| US5483089A (en) | Electrically isolated MESFET | |
| EP0432948A2 (en) | Compound semiconductor device and production method thereof | |
| US4784967A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JPH09121054A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH0684967A (ja) | 半導体装置 | |
| JPH07273316A (ja) | 半導体装置 | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JPH065751B2 (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH05275456A (ja) | 半導体装置及びその製造方法 | |
| JPS6161549B2 (ja) | ||
| JPS5987889A (ja) | 半導体素子の製造方法 | |
| JPH0491441A (ja) | 電界効果トランジスタの製造方法 | |
| JPH10233486A (ja) | 半導体装置及びその製造方法 | |
| JPS62229955A (ja) | 半導体装置 |