JPH0294813A - ディジタルｐｌｌ装置 - Google Patents
ディジタルｐｌｌ装置Info
- Publication number
- JPH0294813A JPH0294813A JP63245986A JP24598688A JPH0294813A JP H0294813 A JPH0294813 A JP H0294813A JP 63245986 A JP63245986 A JP 63245986A JP 24598688 A JP24598688 A JP 24598688A JP H0294813 A JPH0294813 A JP H0294813A
- Authority
- JP
- Japan
- Prior art keywords
- period
- phase
- synchronization
- control
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の１」的］
（産業上の利用分野）
この発明は、産業応用電子制御装置において、商用周波
等、に同期してディジタル制御データを発生するディジ
タルＰＬＬ（フエーズロ・ンクドループ）装置に関する
ものである。
等、に同期してディジタル制御データを発生するディジ
タルＰＬＬ（フエーズロ・ンクドループ）装置に関する
ものである。
（従来の技術）
ＰＬＬＷ置は、電力その他あらゆるエレクトロニクスの
分野で利用されており、例えば、電力の分野においては
、商用電源と同期をとって行う電動機の運転や、無停電
電源装置の制御等に利用されている。
分野で利用されており、例えば、電力の分野においては
、商用電源と同期をとって行う電動機の運転や、無停電
電源装置の制御等に利用されている。
（発明が解決しようとする課題）
しかるに、従来から用いられているＰＬＬ装置は、アナ
ログ方式を採用したものであり、過渡応答を早くすると
、同期時のジッターが大きくなり、逆に同期時のジッタ
ーを小さくしようとすると過渡時の引込み動作が遅くな
るという欠点があった。
ログ方式を採用したものであり、過渡応答を早くすると
、同期時のジッターが大きくなり、逆に同期時のジッタ
ーを小さくしようとすると過渡時の引込み動作が遅くな
るという欠点があった。
本発明は高速応答が可能で、同期時のジッターが少なく
、且つアナログ方式の欠点である温度変化、経年変化に
よる特性劣化のない、高精度のデインタルＰＬＬ装置を
提供することを目的とする。
、且つアナログ方式の欠点である温度変化、経年変化に
よる特性劣化のない、高精度のデインタルＰＬＬ装置を
提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明に係るディジタルＰＬＬ装置は、基阜クロック
を発生する手段と、この手段より出力される基票クロッ
クを用いて所定周波数の入力信号の周期を計７ＩＰ＋す
る計測手段と、この計測手段で計Ａｐｊされた周期をも
とに前記入力信号に追従するディジタル信号を出力する
出力手段と、この出力手段より出力されるディジタル信
号の周期を前記入力信号の周期に接近せしめる周波数制
御および前記入力信号とディジタル信号の位相差を零に
近付ける位相制御を併用し、且つ前記入力信号に追従す
るディジタル信号の出力周期を入力周期と出力周期の差
の絶対値制御を可変する制御手段を備えたことを特徴と
するものである。
を発生する手段と、この手段より出力される基票クロッ
クを用いて所定周波数の入力信号の周期を計７ＩＰ＋す
る計測手段と、この計測手段で計Ａｐｊされた周期をも
とに前記入力信号に追従するディジタル信号を出力する
出力手段と、この出力手段より出力されるディジタル信
号の周期を前記入力信号の周期に接近せしめる周波数制
御および前記入力信号とディジタル信号の位相差を零に
近付ける位相制御を併用し、且つ前記入力信号に追従す
るディジタル信号の出力周期を入力周期と出力周期の差
の絶対値制御を可変する制御手段を備えたことを特徴と
するものである。
（作用）
ＰＬＬの作用は、最終的に入力周期と出力周期の計数値
を一致せしめ、また過渡時における引込み動作はなるべ
く早く行われることが望ましい。
を一致せしめ、また過渡時における引込み動作はなるべ
く早く行われることが望ましい。
したがって、本発明ではディジタル信号の出力周期を毎
周期ごとに増減せしめて、入力周期に一致せしめる手法
を用いるが、特に過渡時に於ける引込み動作を、周波数
同期−位相同期操作を複数回繰返えせしめて同期に到ら
しめる手法を採用している。
周期ごとに増減せしめて、入力周期に一致せしめる手法
を用いるが、特に過渡時に於ける引込み動作を、周波数
同期−位相同期操作を複数回繰返えせしめて同期に到ら
しめる手法を採用している。
今、この過程を前述したディジタル信号の出力周期と、
入力信号の周期の差の絶対値か可変せしめられて制御さ
れる手法を用いて説明する。始めに、入力周期Ｔ１と出
力周期Ｔ。が、Ｔｏ＞Ｔ、。
入力信号の周期の差の絶対値か可変せしめられて制御さ
れる手法を用いて説明する。始めに、入力周期Ｔ１と出
力周期Ｔ。が、Ｔｏ＞Ｔ、。
Ｔ −Ｔ、）βであるとする。但し、βはリミット値
である。
である。
入力信号の周期にディジタル出力信号の周期に一致、つ
まり同期に至らしめるに当り、Ｔ を毎周期ｎづつ減少
させ、Ｔ＋に近付ける（周波数制御）。周波数制御を進
めＴ −Ｔ、かリミット値β内に入ると、位相制御に
移る。位相制御では所定の位相域（ＰＨ−ＬＩＭ）内に
入るまで、Ｔ。
まり同期に至らしめるに当り、Ｔ を毎周期ｎづつ減少
させ、Ｔ＋に近付ける（周波数制御）。周波数制御を進
めＴ −Ｔ、かリミット値β内に入ると、位相制御に
移る。位相制御では所定の位相域（ＰＨ−ＬＩＭ）内に
入るまで、Ｔ。
のｎ減少制御（進み制御）を続ける。この制御過程では
、Ｔ の減少が更進し、Ｔ ＜Ｔ、の状況もあり得、
最大限Ｔ、−Ｔ＜βリミット内で進ｌ Ｏ み制御か続けられる。
、Ｔ の減少が更進し、Ｔ ＜Ｔ、の状況もあり得、
最大限Ｔ、−Ｔ＜βリミット内で進ｌ Ｏ み制御か続けられる。
この結果、出力信号は次第に加速され、位相リミット
（ＰＨ−ＬＩＭ）内に入る。位相リミットに達すると、
進み制御を緩めるべくＴ とＴ１の差の制限値を少量α
に絞った（αくβ）周波数制御に戻す。同時にこの周波
数制御では、Ｔ の増減を±１に減少せしめる。
（ＰＨ−ＬＩＭ）内に入る。位相リミットに達すると、
進み制御を緩めるべくＴ とＴ１の差の制限値を少量α
に絞った（αくβ）周波数制御に戻す。同時にこの周波
数制御では、Ｔ の増減を±１に減少せしめる。
この周波数制御により、Ｔ はＴ、に更に接近し、位相
はＰＨ−Ｌ １Ｍ内に入る。ＰＨ−ＬＩＭ内では位相制
御か行われ、進み遅れの判定に従い、Ｔ−７，１＜αの
範囲内でＴ ±１の増減側御か続けられる。
はＰＨ−Ｌ １Ｍ内に入る。ＰＨ−ＬＩＭ内では位相制
御か行われ、進み遅れの判定に従い、Ｔ−７，１＜αの
範囲内でＴ ±１の増減側御か続けられる。
したがって、やがて位相が合い同期が達成される。尚、
仮に同期達成後において外乱により、同期がはずれ、所
定の位相判定領域を越えると、Ｔ−Ｔ、ｌの差をαから
βまでに拡大する。
仮に同期達成後において外乱により、同期がはずれ、所
定の位相判定領域を越えると、Ｔ−Ｔ、ｌの差をαから
βまでに拡大する。
これによりＴ とＴ、の差を広げた位相制御が行われ、
Ｆｉｒび同期が達成される。
Ｆｉｒび同期が達成される。
」−記は、Ｔ −Ｔ、）βの状態から同期に達するま
での状況を説明したものであるが、他の条件においても
適用法は同じである。
での状況を説明したものであるが、他の条件においても
適用法は同じである。
（実施例）
第１図はこの発明の一実施例の構成を示すブロック図で
ある。これは、商用電源に同期させて運転する電動機や
無停電電源装置などの制御に利用されるもので、水晶発
振器３からの高分解能クロックｄにより駆動されるマイ
クロプロセッサシステム１を備えている。このマイクロ
プロセッサシステム１は、外部から商用周波信号ａを入
力してこれに同期した正弦波データｂを発生するように
機能し、出力された正弦波データｂはＤ／Ａ変換器２に
よりアナログ正弦波信号に変換される。
ある。これは、商用電源に同期させて運転する電動機や
無停電電源装置などの制御に利用されるもので、水晶発
振器３からの高分解能クロックｄにより駆動されるマイ
クロプロセッサシステム１を備えている。このマイクロ
プロセッサシステム１は、外部から商用周波信号ａを入
力してこれに同期した正弦波データｂを発生するように
機能し、出力された正弦波データｂはＤ／Ａ変換器２に
よりアナログ正弦波信号に変換される。
マイクロブセッサシステム１について、その主要構成要
素を説明すると、零クロス検出回路４は商用周波信号ａ
の負から正への零クロス点１００を検出して、零クロス
信号Ｃを割込制御回路５に与える。また、タイマ６は、
分周器７により分周されたクロックｄをカウントし、そ
のカウント値がデータ出力の基本発生間隔を定めるオー
バフロ−設定値ｅに達すると、オーバフロー信号ｆを割
込制御回路５に与える。割込制御回路５は、雰クロス信
号Ｃまたはオーバフロー信′号ｆを受けると、割込み信
号ｇをデータ処理回路８に加える。
素を説明すると、零クロス検出回路４は商用周波信号ａ
の負から正への零クロス点１００を検出して、零クロス
信号Ｃを割込制御回路５に与える。また、タイマ６は、
分周器７により分周されたクロックｄをカウントし、そ
のカウント値がデータ出力の基本発生間隔を定めるオー
バフロ−設定値ｅに達すると、オーバフロー信号ｆを割
込制御回路５に与える。割込制御回路５は、雰クロス信
号Ｃまたはオーバフロー信′号ｆを受けると、割込み信
号ｇをデータ処理回路８に加える。
データ処理回路８は、零りロス割込み信号ｇを受けると
、カウンター９に対する起動・停止信号りを発生し、こ
の間のクロック、即ち商用周波周期Ｔ、を読込む。
、カウンター９に対する起動・停止信号りを発生し、こ
の間のクロック、即ち商用周波周期Ｔ、を読込む。
データ処理回路８は又、商用同期用メインルーチンを実
行しており、零りロス割込み、またはタイマオーバフロ
ー割込みに伴う割込み信号ｇを用いて第２図に示すよう
に商用周波信号ａに同期した正弦波ディジタルデータｂ
を発生する。
行しており、零りロス割込み、またはタイマオーバフロ
ー割込みに伴う割込み信号ｇを用いて第２図に示すよう
に商用周波信号ａに同期した正弦波ディジタルデータｂ
を発生する。
第２図は、商用周波信号ａの周期ＴＩを、ディジタルデ
ータ発生個数Ｎで割り、略Ｔ、／Ｈのタイマーオーバー
フロー割込みを用いて、周期一致を実現せしめる図を示
している。なお、タイマーオーバーフローの発生法は、
本発明の趣旨からずれるので省略する。
ータ発生個数Ｎで割り、略Ｔ、／Ｈのタイマーオーバー
フロー割込みを用いて、周期一致を実現せしめる図を示
している。なお、タイマーオーバーフローの発生法は、
本発明の趣旨からずれるので省略する。
本実施例においては、商用同期追従動作の説明のみに限
定する。以下第３図のフローを用いてその動作を説明す
る。
定する。以下第３図のフローを用いてその動作を説明す
る。
第３図のメインルーチンでは、データ処理回路８により
第４図の零りロス割込み処理ルーチンで得られた商用周
波の周期計測値Ｔ、に、自局正弦波ディジタルデータ出
力周期Ｔ を追従せしめて、商用同期を達成する。商用
同期を達成するに当たり、周波数制御と位相制御を並用
せしめて追従動作を行う。
第４図の零りロス割込み処理ルーチンで得られた商用周
波の周期計測値Ｔ、に、自局正弦波ディジタルデータ出
力周期Ｔ を追従せしめて、商用同期を達成する。商用
同期を達成するに当たり、周波数制御と位相制御を並用
せしめて追従動作を行う。
ここで、周波数制御とは、もっばらＴ をＴ。
に接近せしめる作用を言い、位相制御とは、入力信号と
出力信号の位相差をＯに近づける作用を言う。メインル
ーチンの説明に入る前に、位相制御について補足してお
く。
出力信号の位相差をＯに近づける作用を言う。メインル
ーチンの説明に入る前に、位相制御について補足してお
く。
位相制御は商用周波信号ａが、正弦波ディジタルデータ
出力データｂより位相的に進んでいるか遅れているかで
判断し、制御を行う。ここで、進み遅れは第５図におけ
る０番目のディジタルデータを出力する時点のカウンタ
９の値が、商用周波周期Ｔ、の１／２の時刻よりも大き
いか小さいかで判断し、例えば、第５図ｂ１の如く、０
番目のデイシタルータを出力する時点のカウンタ９の値
１０３が、商用周波周期の１／２の点１０２より小さけ
れば商用周波信号ａは正弦波ディジタルデータｂよりも
進んでいると判断する。一方、第５図ｂ２の如く、カウ
ンタ９の値１０４が商用周波周期Ｔ＋の１／２の点１０
２よりも大きければ商用周波信号ａは正弦波ディジタル
データｂよりもも遅れていると判断する。商用周波信号
ａが、正弦波ディジタルデータｂよりも進んでいる場合
、正弦波ディジタルデータｂを進めるべくＴ を減少せ
しめる。
出力データｂより位相的に進んでいるか遅れているかで
判断し、制御を行う。ここで、進み遅れは第５図におけ
る０番目のディジタルデータを出力する時点のカウンタ
９の値が、商用周波周期Ｔ、の１／２の時刻よりも大き
いか小さいかで判断し、例えば、第５図ｂ１の如く、０
番目のデイシタルータを出力する時点のカウンタ９の値
１０３が、商用周波周期の１／２の点１０２より小さけ
れば商用周波信号ａは正弦波ディジタルデータｂよりも
進んでいると判断する。一方、第５図ｂ２の如く、カウ
ンタ９の値１０４が商用周波周期Ｔ＋の１／２の点１０
２よりも大きければ商用周波信号ａは正弦波ディジタル
データｂよりもも遅れていると判断する。商用周波信号
ａが、正弦波ディジタルデータｂよりも進んでいる場合
、正弦波ディジタルデータｂを進めるべくＴ を減少せ
しめる。
また、商用周波信号ａが、正弦波ディジタルデータｂよ
りも遅れている場合、正弦波ディジタルデータｂを遅ら
せるべくＴ を増加せしめる。
りも遅れている場合、正弦波ディジタルデータｂを遅ら
せるべくＴ を増加せしめる。
再び、メインルーチンに戻り、同期作用を説明する。Ｔ
＋ とＴ。が大きく離れた状態でスタートすると仮定す
ると、ステップ３０１にて同期制限値（以下規定値と呼
ぶ）Ｆ−ＬＩＭに大きな値βを設定しステップ３０２に
よりＩＴ、−Ｔｏｌ＜Ｆ−ＬＩＭでないと判定されると
、ステップ３０３〜３０５にてＴ に対して毎周期ｎカ
ウントづつの増減を行う周波数制御を行わしめる。
＋ とＴ。が大きく離れた状態でスタートすると仮定す
ると、ステップ３０１にて同期制限値（以下規定値と呼
ぶ）Ｆ−ＬＩＭに大きな値βを設定しステップ３０２に
よりＩＴ、−Ｔｏｌ＜Ｆ−ＬＩＭでないと判定されると
、ステップ３０３〜３０５にてＴ に対して毎周期ｎカ
ウントづつの増減を行う周波数制御を行わしめる。
この操作は、Ｔ がＴ、に対して、規定値ＦＬＩＭ以内
に近づくまで続けられる。つまりステップ３０３でＴ、
＞Ｔ でないとｉｌ＋定されればステップ３０４に
てデータ出力としてＴ −Ｔ、 −ｎを実行し、Ｔ、
＞Ｔ であると判定されるとステツブ３０５にてＴ
−Ｔ ＋ 十ｎが実行される。そしてステップ３０
２にてＩＴ、−Ｔ Ｉ＜Ｆｌ ０ ＬＩＭの条件溝たされると、位相制御に進む。即ち位相
制御において、ステップ３０６により位相が規定値（Ｐ
Ｈ−ＬＩＭ）以内に入っていないと判定されると、引続
いてステップ３０７の設定値βをもとにステップ３０９
により位相進みであるか否かを判定し、その判定結果に
よりステップ３０４．３０５にてＴ に対するｎカウン
トの増減が継続される。やがて、ステップ３０６にて位
相が規定値内に入ったことが判定されるとステップ３０
８によりＦ−ＬＩＭを小さな値α（αくβ）に設定し、
更にＴ に対する増減量をｎから１に弯史し、再びステ
ップ３０２，３０３，３０４゜３０５によりＴ をＴ１
に近づけるべく周波散開御が行なわれる。かかる周波数
制御により、Ｔ。
に近づくまで続けられる。つまりステップ３０３でＴ、
＞Ｔ でないとｉｌ＋定されればステップ３０４に
てデータ出力としてＴ −Ｔ、 −ｎを実行し、Ｔ、
＞Ｔ であると判定されるとステツブ３０５にてＴ
−Ｔ ＋ 十ｎが実行される。そしてステップ３０
２にてＩＴ、−Ｔ Ｉ＜Ｆｌ ０ ＬＩＭの条件溝たされると、位相制御に進む。即ち位相
制御において、ステップ３０６により位相が規定値（Ｐ
Ｈ−ＬＩＭ）以内に入っていないと判定されると、引続
いてステップ３０７の設定値βをもとにステップ３０９
により位相進みであるか否かを判定し、その判定結果に
よりステップ３０４．３０５にてＴ に対するｎカウン
トの増減が継続される。やがて、ステップ３０６にて位
相が規定値内に入ったことが判定されるとステップ３０
８によりＦ−ＬＩＭを小さな値α（αくβ）に設定し、
更にＴ に対する増減量をｎから１に弯史し、再びステ
ップ３０２，３０３，３０４゜３０５によりＴ をＴ１
に近づけるべく周波散開御が行なわれる。かかる周波数
制御により、Ｔ。
かＴ１に近づき、ステップ３０２にてｌ Ｔ ｒＴ
ｌ＜Ｆ−ＬＩＭ−αが満されたと判定されると再度、位
相制御に移る。
ｌ＜Ｆ−ＬＩＭ−αが満されたと判定されると再度、位
相制御に移る。
この状態では、周波数制御により位相差はより減少させ
られているため、位相差はステップ３０６による規定値
ＰＨ−ＬＩＭ内に入り殆ど確実にステップ３０８，３０
９，３０４，３０５による位相制御ルーチンに入る。た
とえ−度で入らなくても前述したような位相制御−周波
数制御を数回行なうことにより、このルーチンへ突入す
る。
られているため、位相差はステップ３０６による規定値
ＰＨ−ＬＩＭ内に入り殆ど確実にステップ３０８，３０
９，３０４，３０５による位相制御ルーチンに入る。た
とえ−度で入らなくても前述したような位相制御−周波
数制御を数回行なうことにより、このルーチンへ突入す
る。
このルーチンによる位相進み遅れの制御は、前回に較べ
てより緩やかに行われるので、やがて所望の同期状態に
達する。
てより緩やかに行われるので、やがて所望の同期状態に
達する。
なお、位相差が規定値（ＰＨ−ＬＩＭ）を越え、同期状
態をはずれた場合は、ステップ３０６゜３０７により直
ちに規定値Ｆ−Ｌ ＩＭが拡大され、同時にＴ に対す
る毎周期の増減量がｎカウントに増大されて、直ちに位
相追従動作が行われる。
態をはずれた場合は、ステップ３０６゜３０７により直
ちに規定値Ｆ−Ｌ ＩＭが拡大され、同時にＴ に対す
る毎周期の増減量がｎカウントに増大されて、直ちに位
相追従動作が行われる。
この状態におけるＴ の増減は、ステップ３０２゜３０
３にてＩＴ−Ｔ、ｌがＦ−Ｌ ＩＭ−β内にとどまった
範囲内で行われる。
３にてＩＴ−Ｔ、ｌがＦ−Ｌ ＩＭ−β内にとどまった
範囲内で行われる。
以上説明した如く、本発明は、周波数制御９位相制御を
並用し、追従動作と追従動作量を可変せしめ、周期更新
量を急速追従を行う時は多量に、又、低速追従を行う時
は、少量で制御して出力周波を交流周波に同期させるよ
うにしたので、引込み動作の早い、かつ又、ジッターの
少ない商用同期を達成することかできる。
並用し、追従動作と追従動作量を可変せしめ、周期更新
量を急速追従を行う時は多量に、又、低速追従を行う時
は、少量で制御して出力周波を交流周波に同期させるよ
うにしたので、引込み動作の早い、かつ又、ジッターの
少ない商用同期を達成することかできる。
ちなみに、本発明の制御精度について述べれば、商用周
波５０Ｈｚの場合、クロックＩＭｔｌｚで周期を計ａ１
１１すると、２００００カウントが得られ、商用同期は
最小分解能１カウントの精度で実施することができる。
波５０Ｈｚの場合、クロックＩＭｔｌｚで周期を計ａ１
１１すると、２００００カウントが得られ、商用同期は
最小分解能１カウントの精度で実施することができる。
また、本発明は、水晶発振器の基弗クロックを用いて、
ディジタル処理しているので、周囲の温度変化や、経年
変化のない安定したＰＬＬ装置が得られる。又、ＰＬＬ
処理をマイクロプロセッサのソフト処理で行っているの
で、使用部品が小数で済み、ＰＬＬ装置をコンパクト・
小型にできる（り点がある。
ディジタル処理しているので、周囲の温度変化や、経年
変化のない安定したＰＬＬ装置が得られる。又、ＰＬＬ
処理をマイクロプロセッサのソフト処理で行っているの
で、使用部品が小数で済み、ＰＬＬ装置をコンパクト・
小型にできる（り点がある。
次に本発明の他の実施例について述べる。
前記実施例ではステップ３０８にて小さな規定値Ｆ−Ｌ
ＩＭに入った後、位相制御に入り、Ｔ。
ＩＭに入った後、位相制御に入り、Ｔ。
＝Ｔｏ±１の進み遅れ制御を行うようにしたが、これを
第６図に示すようにステップ３０８により、小、さなＦ
−Ｌ ＩＭに入った後はＴ の周期更新を行わずにステ
ップ３１０により正弦波ディジタルデータ出力処理する
、不感帯動作を行なわせるようにしてもよい。
第６図に示すようにステップ３０８により、小、さなＦ
−Ｌ ＩＭに入った後はＴ の周期更新を行わずにステ
ップ３１０により正弦波ディジタルデータ出力処理する
、不感帯動作を行なわせるようにしてもよい。
この実施例によれば同期状態に入った後、位相が規定値
士ＰＨ−ＬＩＭの範囲内で、不感帯動作を行うので、ジ
ッターのより少ない商用同期を実現することができる。
士ＰＨ−ＬＩＭの範囲内で、不感帯動作を行うので、ジ
ッターのより少ない商用同期を実現することができる。
また前記実施例では、Ｔ の周期更新ｕｎを可変せしめ
て追従動作を行なうようにしたが、使用条件により入力
信号がそれ程変動しない場合にはｎを最小分解能、即ち
ｎ−１で統一して制御を行うものであってもよい。
て追従動作を行なうようにしたが、使用条件により入力
信号がそれ程変動しない場合にはｎを最小分解能、即ち
ｎ−１で統一して制御を行うものであってもよい。
この場合、引込み動作は若干遅くなるものの、同期時の
ジッターがやはり少ない商用同期を達成できる。
ジッターがやはり少ない商用同期を達成できる。
さらに前記実施例では、ＰＬＬ処理をマイクロプロセッ
サシステムを用いて実施しているが、マイクロプロセッ
サシステムに限らず、マイクロプロセッサと、カウンタ
、タイマ及び割込み処理を一体化したワンチップマイコ
ンを用いて実施できることは言うまでもない。
サシステムを用いて実施しているが、マイクロプロセッ
サシステムに限らず、マイクロプロセッサと、カウンタ
、タイマ及び割込み処理を一体化したワンチップマイコ
ンを用いて実施できることは言うまでもない。
［発明の効果］
以−に述べたように本発明によれば、高速応答が可能で
、同期時のジッターが少なく、且つ温度変化、経年変化
による特性劣化のない高精度のディジタルＰＬＬ装置を
提供することができる。
、同期時のジッターが少なく、且つ温度変化、経年変化
による特性劣化のない高精度のディジタルＰＬＬ装置を
提供することができる。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は入力信号と出力信号の周期を合わせて商用同期を
行う説明図、第３図は本発明の周波数同期、位相同期を
実現するフローチャートを示す図、第４図は入力信号零
クロス割込みの処理フローチャートを示す図、第５図は
位相判定図、第６図は不感帯動作を実現せしめるフロー
チャートを示す図である。 １・・・マイクロプロセッサシステム、２・・・Ｄ／Ａ
変換器、３・・・水晶発信器、４・・・零クロス検出器
、５・・・割込み制御回路、６・・・タイマ、７・・・
分周器、８・・・データ処理回路、９・・・カウンタ。 出願人代理人 弁理士 鈴 江 武 彦第 図 第 図 第 図
２図は入力信号と出力信号の周期を合わせて商用同期を
行う説明図、第３図は本発明の周波数同期、位相同期を
実現するフローチャートを示す図、第４図は入力信号零
クロス割込みの処理フローチャートを示す図、第５図は
位相判定図、第６図は不感帯動作を実現せしめるフロー
チャートを示す図である。 １・・・マイクロプロセッサシステム、２・・・Ｄ／Ａ
変換器、３・・・水晶発信器、４・・・零クロス検出器
、５・・・割込み制御回路、６・・・タイマ、７・・・
分周器、８・・・データ処理回路、９・・・カウンタ。 出願人代理人 弁理士 鈴 江 武 彦第 図 第 図 第 図
Claims (1)
- 基準クロックを発生する手段と、この手段より出力され
る基準クロックを用いて所定周波数の入力信号の周期を
計測する計測手段と、この計測手段で計測された周期を
もとに前記入力信号に追従するディジタル信号を出力す
る出力手段と、この出力手段より出力されるディジタル
信号の周期を前記入力信号の周期に接近せしめる周波数
制御および前記入力信号とディジタル信号の位相差を零
に近付ける位相制御を併用し、且つ前記入力信号に追従
するディジタル信号の出力周期を入力周期と出力周期の
差の絶対値制御を可変する制御手段を備えたことを特徴
とするディジタルＰＬＬ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245986A JPH0294813A (ja) | 1988-09-30 | 1988-09-30 | ディジタルｐｌｌ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245986A JPH0294813A (ja) | 1988-09-30 | 1988-09-30 | ディジタルｐｌｌ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294813A true JPH0294813A (ja) | 1990-04-05 |
Family
ID=17141774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63245986A Pending JPH0294813A (ja) | 1988-09-30 | 1988-09-30 | ディジタルｐｌｌ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294813A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007336303A (ja) * | 2006-06-15 | 2007-12-27 | Fujitsu Ltd | フレームタイミング位相差補正方法および装置 |
-
1988
- 1988-09-30 JP JP63245986A patent/JPH0294813A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007336303A (ja) * | 2006-06-15 | 2007-12-27 | Fujitsu Ltd | フレームタイミング位相差補正方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414864B1 (ko) | 디지탈카운터및디지탈pll회로 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| WO1997004327A1 (en) | Semiconductor tester synchronized with external clock | |
| JP2005337980A (ja) | 交流信号測定装置 | |
| JP2531269B2 (ja) | 同期検出方式 | |
| US6178103B1 (en) | Method and circuit for synchronizing parallel voltage source inverters | |
| JPH0326113A (ja) | 標本化用クロック位相制御回路 | |
| JP2607505B2 (ja) | デイジタル位相同期制御装置 | |
| KR0182699B1 (ko) | 위상 동기 루프 바이너리 추적 방법 | |
| JP2665055B2 (ja) | 位相同期ループ回路 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2833844B2 (ja) | 位相保持回路 | |
| KR0156394B1 (ko) | 디지탈 위상동기루프에서 패스트 모드 구현장치 | |
| JPH0410712A (ja) | 位相同期制御回路 | |
| JPS63232522A (ja) | Ｐｌｌ装置 | |
| JPH02135922A (ja) | 発振制御回路 | |
| JP2748584B2 (ja) | 制御ループ切換形ディジタルｐｌｌ回路 | |
| JPH021619A (ja) | ディジタルｐｌｌ装置 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH01202114A (ja) | サンプリング方式 | |
| JPH0548449A (ja) | デジタルｐｌｌ回路 | |
| JPS63152216A (ja) | 遅延回路 | |
| JPH02243021A (ja) | 発振回路 | |
| JPH04165819A (ja) | 位相同期発振器 |