JPH029728B2 - - Google Patents
Info
- Publication number
- JPH029728B2 JPH029728B2 JP56137995A JP13799581A JPH029728B2 JP H029728 B2 JPH029728 B2 JP H029728B2 JP 56137995 A JP56137995 A JP 56137995A JP 13799581 A JP13799581 A JP 13799581A JP H029728 B2 JPH029728 B2 JP H029728B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- data
- pulse
- pulse train
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
この発明は、特に回転体の振動解析等におい
て、その回転体の回転周波数により正規化した形
で振動データ解析をする際に用いられる同期逓倍
可能なパルス発生装置に関する。 従来、この種のパルス発生装置にはPLL IC
（Phase Locked Loop Integrated Circuit）を
用いたアナログ方式のものがあるが、PLLの応
答時間が長く、広い周波数範囲にわたつて追尾特
性を最適化するためには、ループフイルタの時定
数を複数個切換えなければならない。また、入力
信号と出力信号パルス列との位相関係を容易に拘
束できない欠点があつた。 したがつて、この発明は、広い逓倍比範囲をも
ち、広い周波数範囲にわたつてすぐれた応答性を
有する入力信号追尾形のデジタル方式パルス発生
装置に関するもので、その第１の目的は、デジタ
ル方式による回路構成により調整が簡単にでき、
演算手段としてマイクロプロセツサを用いること
により、逓倍方法、入力信号周期安定判別が簡単
化され、周波数レンジ選択の必要がなくさらに入
力信号と出力パルス列との位相関係を容易に拘束
できるパルス発生装置を提供することにある。 また、この発明の他の目的は、簡易形の周波数
カウンタ及び周波数設定によるパルス発生装置の
機能も合せてもつ装置を提供することにある。 以下、この発明の実施例を添付図面を参照しな
がら詳細に説明する。 まず、第１図を参照してこの発明によるパルス
発生装置を概略的に説明する。同図において、１
は入力端子、２はインターフエイス用マイクロプ
ロセツサ、３は波形整形部、４はパルス周期測定
部、５は演算用マイクロプロセツサ、６はパルス
発生部、７は出力端子である。このパルス発生装
置においては、図示しないコンソールパネル又は
外部制御装置より周波数逓倍比がインターフエイ
ス用マイクロプロセツサ２を介して設定される。
入力端子１から供給される入力信号は、波形整形
部３で所定の電圧レベル及びパルス幅に変換され
たのちパルス周期測定部４に入力される。このパ
ルス周期測定部４では所定の計数クロツクを用い
てカウンタにより周期を測定する。この測定によ
り得られたデジタル周期データが演算用マイクロ
プロセツサ５に取りこまれ、ここで周波数逓倍の
演算が行われ、出力パルス周期データがパルス発
生部６へ送られる。パルス発生部６では入力信号
と適宜同期をとりながら、カウンタを用いて出力
端子７からパルス列を発生する。演算用マイクロ
プロセツサ５で算出された入力と出力パルス周波
数はインターフエイス用マイクロプロセツサ２を
介してコンソールパネルに表示されるか、外部制
御装置へ転送される。 次に、この実施例における各部の動作を詳細に
説明する。第２図はパルス周期測定部４のブロツ
ク図である。波形整形部３にて波形整形された入
力パルス列８は、平均用分周回路９に入り分周さ
れる。この分周回路９は、分周比が大きくなるに
従い平均回数が大きくなるという機能をもち、こ
れによつて分周されたパルス列は２進パルスカウ
ンタ１０のクリア端子１０−１に入る。このカウ
ンタ１０にはマスタークロツク発振器１１からの
計数クロツクが端子１０−２に入り、このクロツ
クによりクリア端子１０−１に入るクリア信号間
の時間間隔が計数される。従つて、このクロツク
周波数により周期測定分解能が決まる。また、分
周されたパルス列は、２進パルスカウンタ１０の
クリア信号になると同時に周期データレジスタ１
２の端子１２−１にデータロードのためのクロツ
ク信号として入力され、この信号によりパルスカ
ウンタ１０で測定された周期データが周期データ
レジスタ１２に格納される。なお入力信号周波数
範囲、周期測定精度、周期測定の応答時間は平均
用分周回路９の分周比、２進パルスカウンタ１０
のビツト数、クロツク発振器１１からの計数用ク
ロツクの周波数から決定される。このようにして
測定された周期データは第１図における演算用マ
イクロプロセツサ５に取りこまれ、ここで出力周
期データに変換される。このとき計算される出力
周期データは、マスタークロツク周期単位で計算
された周期データとこの計算によりでた端数デー
タとの２つがパルス発生部６へ送られる。 第３図にはパルス発生部６のブロツク図が示さ
れている。上記の周期データと周期端数データは
それぞれデータレジスタ１３，１４に格納され
る。一方のデータレジスタ１４に接続されている
第２の加算回路１６では新しい端数データと過去
の端数データの加算が行われ、桁上げが起ると、
他方のデータ１３側の第１の加算回路１５で周期
データに＋１が加算される。このようにして決定
された周期データは、第１のレジスタ１７へ格納
され、また、加算結果の端数データは第２のレジ
スタ１８に格納される。周期カウンタ１９にはダ
ウンカウンタが用いられており、これは第１のレ
ジスタ１７から周期データを格納し、マスターク
ロツク発振器２０により「０」になるまでカウン
トダウンする。「０」カウントになると桁下げの
パルスが出力されるので、この信号により次の周
期データを第１のレジスタ１７から格納される。
このようにして出力パルスは設定された周期をも
つパルス列となるが、全遅延時間がマスタークロ
ツクと同じ周期時間をもち、複数個のタツプによ
りこの間の遅延時間を分割可能な遅延回路２１を
用いて第２のレジスタ１８に格能された周期端数
データにより、このパルス列の遅延量を選択す
る。このアルゴリズムによる実施例を次表に示
す。
て、その回転体の回転周波数により正規化した形
で振動データ解析をする際に用いられる同期逓倍
可能なパルス発生装置に関する。 従来、この種のパルス発生装置にはPLL IC
（Phase Locked Loop Integrated Circuit）を
用いたアナログ方式のものがあるが、PLLの応
答時間が長く、広い周波数範囲にわたつて追尾特
性を最適化するためには、ループフイルタの時定
数を複数個切換えなければならない。また、入力
信号と出力信号パルス列との位相関係を容易に拘
束できない欠点があつた。 したがつて、この発明は、広い逓倍比範囲をも
ち、広い周波数範囲にわたつてすぐれた応答性を
有する入力信号追尾形のデジタル方式パルス発生
装置に関するもので、その第１の目的は、デジタ
ル方式による回路構成により調整が簡単にでき、
演算手段としてマイクロプロセツサを用いること
により、逓倍方法、入力信号周期安定判別が簡単
化され、周波数レンジ選択の必要がなくさらに入
力信号と出力パルス列との位相関係を容易に拘束
できるパルス発生装置を提供することにある。 また、この発明の他の目的は、簡易形の周波数
カウンタ及び周波数設定によるパルス発生装置の
機能も合せてもつ装置を提供することにある。 以下、この発明の実施例を添付図面を参照しな
がら詳細に説明する。 まず、第１図を参照してこの発明によるパルス
発生装置を概略的に説明する。同図において、１
は入力端子、２はインターフエイス用マイクロプ
ロセツサ、３は波形整形部、４はパルス周期測定
部、５は演算用マイクロプロセツサ、６はパルス
発生部、７は出力端子である。このパルス発生装
置においては、図示しないコンソールパネル又は
外部制御装置より周波数逓倍比がインターフエイ
ス用マイクロプロセツサ２を介して設定される。
入力端子１から供給される入力信号は、波形整形
部３で所定の電圧レベル及びパルス幅に変換され
たのちパルス周期測定部４に入力される。このパ
ルス周期測定部４では所定の計数クロツクを用い
てカウンタにより周期を測定する。この測定によ
り得られたデジタル周期データが演算用マイクロ
プロセツサ５に取りこまれ、ここで周波数逓倍の
演算が行われ、出力パルス周期データがパルス発
生部６へ送られる。パルス発生部６では入力信号
と適宜同期をとりながら、カウンタを用いて出力
端子７からパルス列を発生する。演算用マイクロ
プロセツサ５で算出された入力と出力パルス周波
数はインターフエイス用マイクロプロセツサ２を
介してコンソールパネルに表示されるか、外部制
御装置へ転送される。 次に、この実施例における各部の動作を詳細に
説明する。第２図はパルス周期測定部４のブロツ
ク図である。波形整形部３にて波形整形された入
力パルス列８は、平均用分周回路９に入り分周さ
れる。この分周回路９は、分周比が大きくなるに
従い平均回数が大きくなるという機能をもち、こ
れによつて分周されたパルス列は２進パルスカウ
ンタ１０のクリア端子１０−１に入る。このカウ
ンタ１０にはマスタークロツク発振器１１からの
計数クロツクが端子１０−２に入り、このクロツ
クによりクリア端子１０−１に入るクリア信号間
の時間間隔が計数される。従つて、このクロツク
周波数により周期測定分解能が決まる。また、分
周されたパルス列は、２進パルスカウンタ１０の
クリア信号になると同時に周期データレジスタ１
２の端子１２−１にデータロードのためのクロツ
ク信号として入力され、この信号によりパルスカ
ウンタ１０で測定された周期データが周期データ
レジスタ１２に格納される。なお入力信号周波数
範囲、周期測定精度、周期測定の応答時間は平均
用分周回路９の分周比、２進パルスカウンタ１０
のビツト数、クロツク発振器１１からの計数用ク
ロツクの周波数から決定される。このようにして
測定された周期データは第１図における演算用マ
イクロプロセツサ５に取りこまれ、ここで出力周
期データに変換される。このとき計算される出力
周期データは、マスタークロツク周期単位で計算
された周期データとこの計算によりでた端数デー
タとの２つがパルス発生部６へ送られる。 第３図にはパルス発生部６のブロツク図が示さ
れている。上記の周期データと周期端数データは
それぞれデータレジスタ１３，１４に格納され
る。一方のデータレジスタ１４に接続されている
第２の加算回路１６では新しい端数データと過去
の端数データの加算が行われ、桁上げが起ると、
他方のデータ１３側の第１の加算回路１５で周期
データに＋１が加算される。このようにして決定
された周期データは、第１のレジスタ１７へ格納
され、また、加算結果の端数データは第２のレジ
スタ１８に格納される。周期カウンタ１９にはダ
ウンカウンタが用いられており、これは第１のレ
ジスタ１７から周期データを格納し、マスターク
ロツク発振器２０により「０」になるまでカウン
トダウンする。「０」カウントになると桁下げの
パルスが出力されるので、この信号により次の周
期データを第１のレジスタ１７から格納される。
このようにして出力パルスは設定された周期をも
つパルス列となるが、全遅延時間がマスタークロ
ツクと同じ周期時間をもち、複数個のタツプによ
りこの間の遅延時間を分割可能な遅延回路２１を
用いて第２のレジスタ１８に格能された周期端数
データにより、このパルス列の遅延量を選択す
る。このアルゴリズムによる実施例を次表に示
す。
【表】
Claims (1)
- １ 入力信号と発生出力信号との周波数逓倍比を
設定する逓倍比設定手段と、周期変動の可能性の
ある信号を入力し、この信号を所定の電圧レベル
とパルス幅に変換する波形整形手段と、該波形整
形手段により得られたパルス列の周期をデジタル
的に測定するパルス周期測定手段と、該パルス周
期測定手段からの周期を示すデジタル値を周波数
に変換し、さらに前記逓倍比設定手段にて設定さ
れた逓倍比を乗算し再び周期に変換し、出力周期
データとしてマスタークロツク周期単位で計算さ
れた周期データと周期端数データとを出力する演
算手段と、前記周期端数データを取りこみ過去の
周期端数データと加算して桁上げデータと加算結
果の周期端数データとを出力し、該周期端数デー
タを保持する手段と、前記周期データを取りこみ
前記桁上げデータを加算し、加算結果の周期デー
タを保持する手段と、該保持された周期データを
前記マスタークロツクで計数して出力パルス列を
出力する手段と、前記入力信号と前記出力パルス
列との同期をとる同期手段と、前記周期端数デー
タの加算結果により遅延量を選択して前記出力パ
ルス列に前記遅延量を加える遅延回路とを備えて
なるパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13799581A JPS5839116A (ja) | 1981-09-02 | 1981-09-02 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13799581A JPS5839116A (ja) | 1981-09-02 | 1981-09-02 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839116A JPS5839116A (ja) | 1983-03-07 |
| JPH029728B2 true JPH029728B2 (ja) | 1990-03-05 |
Family
ID=15211598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13799581A Granted JPS5839116A (ja) | 1981-09-02 | 1981-09-02 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064553U (ja) * | 1992-06-24 | 1994-01-21 | 株式会社クボタ | 空調機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1470383A (en) * | 1973-04-03 | 1977-04-14 | Lucas Electrical Ltd | Apparatus for producing signals indicating increments of angular movement of a body |
| JPS54109361A (en) * | 1978-02-15 | 1979-08-27 | Yokogawa Hokushin Electric Corp | Variable-ratio-frequency multiplier circuit |
-
1981
- 1981-09-02 JP JP13799581A patent/JPS5839116A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064553U (ja) * | 1992-06-24 | 1994-01-21 | 株式会社クボタ | 空調機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5839116A (ja) | 1983-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3976945A (en) | Frequency synthesizer | |
| US6917191B2 (en) | Frequency measurement circuit | |
| US4420809A (en) | Frequency determining apparatus | |
| JPS6025745B2 (ja) | 電力測定方法 | |
| US5592659A (en) | Timing signal generator | |
| JPS6328266B2 (ja) | ||
| EP0236108B1 (en) | Tacho signal processing | |
| JPH029728B2 (ja) | ||
| JP2561644B2 (ja) | タイミング信号発生器 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JPH11326404A (ja) | 周波数微少誤差検出器 | |
| JP2687349B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3052441B2 (ja) | 位相差計測装置 | |
| SU918873A1 (ru) | Цифровой частотомер | |
| JP2908080B2 (ja) | 可変分周回路 | |
| JPH04268841A (ja) | 相互同期装置 | |
| SU928353A1 (ru) | Цифровой умножитель частоты | |
| SU960654A1 (ru) | Цифровой частотомер низких частот | |
| SU1598136A1 (ru) | Умножитель частоты следовани импульсов | |
| JPH028492B2 (ja) | ||
| JPS6311662Y2 (ja) | ||
| SU1115048A1 (ru) | Умножитель частоты | |
| SU1118933A1 (ru) | Цифровой фазовый детектор | |
| JPH0727880A (ja) | 高分解能時間計測装置 | |
| JPS6259877A (ja) | 可変周期パルス信号発生装置 |