JPH03101418A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH03101418A
JPH03101418A JP1238641A JP23864189A JPH03101418A JP H03101418 A JPH03101418 A JP H03101418A JP 1238641 A JP1238641 A JP 1238641A JP 23864189 A JP23864189 A JP 23864189A JP H03101418 A JPH03101418 A JP H03101418A
Authority
JP
Japan
Prior art keywords
frequency
oscillator
circuit
division ratio
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1238641A
Other languages
English (en)
Inventor
Katsushi Yoshihara
吉原 勝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP1238641A priority Critical patent/JPH03101418A/ja
Publication of JPH03101418A publication Critical patent/JPH03101418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数分割通信用の周波数シンセサイザに関し
、特に回路構成の簡易化を図った周波数シンセサイザに
関する。
〔従来の技術〕
一般に無線通信、特に衛星通信においては、通信帯域が
規定されており、しかも周波数分割多重通信方式では、
その周波数分割のスロット周波数も規定されている。衛
星通信では、通常中間周波数(IF)が70MHzで通
信帯域が±18MH2、或いはIFが140MH,で帯
域が±36MH2が使用され、周波数分割のスロット周
波数間隔は、共に22.5KH,となっている。また、
この22.5KH。
間隔は、IF=70MH,又は140MH,を中心にし
て決められている。
ところが、70MH2又は140MH2は、22.5K
H2の整数倍、となっていないため、1個の電圧制御発
振器で前記特性の周波数シンセサイザを構成することは
不可能であり、更に1個の発振器を用いてこれらの周波
数をミキサすることにより、所望の特性を得ていた。
従来のこの種の周波数シンセサイザの一例を第2図に示
す。図において、電圧制御発振器4の出力は分配器5に
より2分され、一方は分周器6に人力され、ここで電圧
制御発振器4の出力周波数が1/Hされた後、位相誤差
検出器2に人力される。また、この位相誤差検出器2へ
は基準周波数用発振器1からの基準周波数も人力されて
いる。
基準周波数は、この場合22.5KH,となる。位相誤
差検出器2で、これらの周波数の位相誤差が検出され、
この誤差信号はループフィルタ3を通って、前記電圧制
御発振器4へ入力される。これで、第1の位相同期回路
(P L L :  Phare Lock Loop
)が構成される。
電圧制御発振器4の出力を22.5KH2間隔で制御す
るのは、制御器7により分周器6のNの値を変えること
で行なえる。
このようにして得られた電圧制御発振器4の出力は、分
配器5を通ってミキサ12により、発振器11の周波数
とミキシングされる。このミキサ12の出力において、
IF=70MH2又は140MH2を中心にした22.
5KH2間隔の周波数シンセサイザが得られる。
しかし、ミキサ12でミキシングによるイメージ周波数
及びスプリアスが発生するため、これらを除去するため
の第2の位相同期回路が用いられる。すなわち、ミキサ
12出力は、分周器13に入力されて1/M分周された
後、位相誤差検出器14に入力される。また、位相誤差
検出14には電圧制御発振器16の出力が分配器17を
通り、分周器18を通って入力される。位相誤差検出器
14でこれらの周波数の位相誤差が検出され、この誤差
信号はループフィルタ15を通って、電圧制御発振器1
6の制御電圧信号となる。
このようにして、ミキサ12の出力は第2PLL回路、
すなわちループフィルタ15の帯域により、イメージ周
波数及びスプリアス等の不要波が除去される。また、分
配器17の他方より周波数シンセサイザ出力が得られる
〔発明が解決しようとする課題〕
上述した従来の周波数シンセサイザは、IF=70MH
2又は140MH2を中心とした22.5KH。
間隔の周波数ステップを実現するために、電圧制御発振
器の他に、局部発振器を必要としてこれらの周波数をミ
キシングし、更にそのミキシングにより発生するスプリ
アス等の不要波を取り除くために第2のPLL回路が必
要とされる。このため回路構成が大規模になるという問
題がある。
〔課題を解決するための手段〕
本発明の周波数シンセサイザは、分周器の分周比を変化
制御可能な制御器を備える位相同期回路に、分周比の変
化制御に伴って基準周波数用発振器の周波数を偏移させ
る回路を付設している。
この回路は、制御器から出力されるデータを保持しかつ
出力するデータ保持器と、このデータをデジタル変換す
るアナログ−デジタル変換器と、デジタル信号の高周波
を除去する低域ろ波器とで構成し、低域ろ波器の出力を
基準周波数用発振器の周波数制御端子に入力させている
(作用〕 この構成では、例えば、基準周波数用発振器の発振周波
数を22.5KH2+Δfとし、かつこれに応じて分周
比を制御することで、T F =70M Hz又は14
0MH2を中心周波数とした22.5KH2ステツプの
周波数の生成を実現する。
〔実施例〕 次に、本発明を図面を参照して説明する。
本発明の周波数シンセサイザの一実施例を第1図に示す
。なお、第2図と同一記号は、同−又は均等部分を示し
ている。即ち、1は基準周波数用発振器、2は位相誤差
検出器、3はループフィルタ、4は電圧制御発振器、5
は分配器、6は分周器である。これらによる第1のPL
L回路の動作はこれまでと同じであり、詳細な説明は省
略する。
そして、前記分周器6を制御する制御器7にデータ保持
器8.アナログ−デジタル変換器9、高周波成分除去用
低域通過ろ波器10を付設し、制御器7からデータをデ
ータ保持器8へ送り、そこでデータを保持した上でその
出力データを次のアナログ−デジタル変換器9へ入力し
てアナログ電圧に変換し、更に高調波成分除去用低域通
過ろ波器10を通して基準周波数用発振器1の周波数制
御用端子に入力させている。
これにより、制御器7は分周器6の分周比を変化させる
と同時に、その出力データにより基準周波数用発振器1
の発振周波数を偏移させることが可能となる。ここで、
基準周波数用発振器1では、その発振周波数を22.5
KH2からΔfだけ偏移させている。
したがって、前記Δf量と、分周器6の分周比Nの関係
は、IF=70MH2帯の時、下式とする。
(22,5KH2+Δf)(N、+N、)=52MHz
 +22.5KHz XN、・・・(1)ここで、No
は(22,5KH2+Δf′)×N0−52 M Hz
を満たす分周比、また、N1はO〜1600の範囲の分
周比である。
式(1)より、 となる。
制御器7は分周器6の分周比NをNo又はN1に制御す
るとともに、データ保持器8へも式(2)のΔfとN、
の関係を保つように、制御データを送出して基準周波数
用発振器1出力のΔfを制御する。
これにより、分配器5から出力される周波数を、70M
H2を中心とした22.5KH2ステツプに制御するこ
とができる。
1 F= 140MH2帯についても同様に求められ下
式となる。
ここで、Noは(22,5KH2+Δf ’ ) X 
N。
= 104MH2を満たす分周比、N1は0〜3200
の範囲の分周比である。
〔発明の効果〕
以上説明したように本発明は、位相同期回路における分
周比の制御に伴って基準周波数用発振器の出力周波数を
微少周波数だけ偏移させているので、周波数変換用発振
器や第2のPLL回路等を用いることな(、任意の中心
周波数で任意の周波数ステップの周波数を生成すること
ができ、回路構成を容易なものにすることができる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック回路図、第2図は
従来の周波数シンセサイザのブロック回路図である。

Claims (1)

  1. 【特許請求の範囲】 1、所要の中心周波数で所要の周波数帯域ステップの周
    波数を発生する周波数シンセサイザにおいて、基準周波
    数用発振器、位相誤差検出器、ループフィルタ、電圧制
    御発振器、分周器、及びこの分周器の分周比を変化制御
    する制御器で構成される位相同期回路に、前記制御器に
    よる分周比の制御に伴って前記基準周波数用発振器の周
    波数を偏移させる回路を付設したことを特徴とする周波
    数シンセサイザ。 2、周波数を偏移させる回路は、制御器から出力される
    データを保持しかつ出力するデータ保持器と、このデー
    タをデジタル変換するアナログ−デジタル変換器と、デ
    ジタル信号の高周波を除去する低域ろ波器とで構成し、
    この低域ろ波器の出力を前記基準周波数用発振器の周波
    数制御端子に入力させるように構成してなる特許請求の
    範囲第1項記載の周波数シンセサイザ。
JP1238641A 1989-09-14 1989-09-14 周波数シンセサイザ Pending JPH03101418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1238641A JPH03101418A (ja) 1989-09-14 1989-09-14 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1238641A JPH03101418A (ja) 1989-09-14 1989-09-14 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPH03101418A true JPH03101418A (ja) 1991-04-26

Family

ID=17033158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1238641A Pending JPH03101418A (ja) 1989-09-14 1989-09-14 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPH03101418A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281521A (ja) * 1987-05-14 1988-11-18 Japan Radio Co Ltd 周波数シンセサイザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281521A (ja) * 1987-05-14 1988-11-18 Japan Radio Co Ltd 周波数シンセサイザ

Similar Documents

Publication Publication Date Title
US5734970A (en) Single oscillator transceiver with multiple frequency converters
JP2526847B2 (ja) ディジタル方式無線電話機
JPS623621B2 (ja)
JPS6159017B2 (ja)
JPH0946225A (ja) マイクロ波・ミリ波帯位相同期発振回路
US4194151A (en) Multifrequency generator
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
JPH06268544A (ja) 改善された合成器を利用する通信システム及び高速高分解能同調方法
JPS6221418B2 (ja)
JP2002076889A (ja) 周波数シンセサイザ
JP2919328B2 (ja) 変調回路
WO2003055088A1 (fr) Recepteur
JPS58101531A (ja) 周波数シンセサイザ
JPH05259903A (ja) 周波数シンセサイザ
JPS5845860B2 (ja) 変調回路
JP2829548B2 (ja) ローカル信号発生回路
JP3248453B2 (ja) 発振装置
RU31080U1 (ru) Цифровой синтезатор частот с частотной модуляцией
JPS6238352Y2 (ja)
JPH05284023A (ja) 周波数シンセサイザ
JPS6338329A (ja) マイクロ波シンセサイザ
JPS5820169B2 (ja) 無線通信機の回路
JPS59152735A (ja) 送受信装置
JPH0637825A (ja) Fsk受信器
JPS63260247A (ja) 変調器