JPH05284023A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH05284023A JPH05284023A JP4319614A JP31961492A JPH05284023A JP H05284023 A JPH05284023 A JP H05284023A JP 4319614 A JP4319614 A JP 4319614A JP 31961492 A JP31961492 A JP 31961492A JP H05284023 A JPH05284023 A JP H05284023A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- frequency synthesizer
- signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 10
- 230000001052 transient effect Effects 0.000 abstract description 10
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 abstract description 8
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 abstract description 7
- 230000008901 benefit Effects 0.000 description 3
- 101100350628 Arabidopsis thaliana PLL3 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、異なったチャンネル間隔の生成を
許容し、短い過渡現象回復時間を有する周波数シンセサ
イザを得ることを目的とする。 【構成】 第１の電圧制御発振器VCO1と第２の電圧制御
発振器VCO2をそれぞれ含む第１の位相ロックル−プPLL1
と第２の位相ロックル−プPLL2を有し、電圧制御発振器
VCO1,VCO2 の出力信号から混合信号FZを生成するミキサ
M と、第１の位相ロックル−プPLL1と関連して混合信号
FZから生じる信号と第１の基準信号FREF/pとを比較する
第１の位相比較器PH1 と、第２の位相ロックル−プpll2
と関連して第２の電圧制御発振器vco2の出力信号から生
じる信号と第２の基準信号FREF/qとを比較する第２の位
相比較器PH2 とを具備することを特徴とする。
許容し、短い過渡現象回復時間を有する周波数シンセサ
イザを得ることを目的とする。 【構成】 第１の電圧制御発振器VCO1と第２の電圧制御
発振器VCO2をそれぞれ含む第１の位相ロックル−プPLL1
と第２の位相ロックル−プPLL2を有し、電圧制御発振器
VCO1,VCO2 の出力信号から混合信号FZを生成するミキサ
M と、第１の位相ロックル−プPLL1と関連して混合信号
FZから生じる信号と第１の基準信号FREF/pとを比較する
第１の位相比較器PH1 と、第２の位相ロックル−プpll2
と関連して第２の電圧制御発振器vco2の出力信号から生
じる信号と第２の基準信号FREF/qとを比較する第２の位
相比較器PH2 とを具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば周波数ホッピン
グ無線に使用される周波数シンセサイザに関する。この
ような周波数シンセサイザは例えば40ＭＨｚの周波数帯
域で実質的に周波数帯域の周波数以下である周波数間
隔、例えば12.5ｋＨｚを有する複数のチャンネルを生成
する。これは約40ＭＨｚの周波数で12.5ｋＨｚのチャン
ネル間隔を生じる。
グ無線に使用される周波数シンセサイザに関する。この
ような周波数シンセサイザは例えば40ＭＨｚの周波数帯
域で実質的に周波数帯域の周波数以下である周波数間
隔、例えば12.5ｋＨｚを有する複数のチャンネルを生成
する。これは約40ＭＨｚの周波数で12.5ｋＨｚのチャン
ネル間隔を生じる。
【０００２】
【従来の技術】厳格な必要条件が周波数シンセサイザに
より生成された信号の周波数および位相安定に課されて
いる。それ故これらの信号は位相ロックル−プで生成さ
れ、以下“ＰＬＬ”と呼ぶ。一般的に出力が所望の周波
数帯域のチャンネル間隔を生成するように混合される少
なくとも２つの位相ロックル−プが使用される。さら
に、周波数シンセサイザが１つの周波数から別の周波数
にホップするとき過渡現象回復時間をできるだけ少なく
すべきである。位相ロックル−プの過渡現象回復時間は
直接位相ロックル−プが動作される周波数に関連され
る。これらの周波数が高くなる程、過渡現象回復時間は
短くなる。短い過渡現象回復時間を有する周波数シンセ
サイザの構成はチャンネル間隔を生成するＰＬＬが小さ
いチャンネル幅のために比較的長い過渡現象回復時間を
有するので困難を生じさせる。
より生成された信号の周波数および位相安定に課されて
いる。それ故これらの信号は位相ロックル−プで生成さ
れ、以下“ＰＬＬ”と呼ぶ。一般的に出力が所望の周波
数帯域のチャンネル間隔を生成するように混合される少
なくとも２つの位相ロックル−プが使用される。さら
に、周波数シンセサイザが１つの周波数から別の周波数
にホップするとき過渡現象回復時間をできるだけ少なく
すべきである。位相ロックル−プの過渡現象回復時間は
直接位相ロックル−プが動作される周波数に関連され
る。これらの周波数が高くなる程、過渡現象回復時間は
短くなる。短い過渡現象回復時間を有する周波数シンセ
サイザの構成はチャンネル間隔を生成するＰＬＬが小さ
いチャンネル幅のために比較的長い過渡現象回復時間を
有するので困難を生じさせる。
【０００３】
【発明が解決しようとする課題】ヨーロッパ特許EP-B1
0 273 203 号明細書には異なった送信周波数とチャンネ
ル間隔を生成するための４つの位相ロックル−プを使用
する周波数シンセサイザが記載されている。このシステ
ムは多数の回路が必要な欠点がある。本発明の目的は、
簡単な手段により異なったチャンネル間隔の生成を許容
し、短い過渡現象回復時間を有する周波数シンセサイザ
を設計することである。
0 273 203 号明細書には異なった送信周波数とチャンネ
ル間隔を生成するための４つの位相ロックル−プを使用
する周波数シンセサイザが記載されている。このシステ
ムは多数の回路が必要な欠点がある。本発明の目的は、
簡単な手段により異なったチャンネル間隔の生成を許容
し、短い過渡現象回復時間を有する周波数シンセサイザ
を設計することである。
【０００４】
【課題を解決するための手段】この目的は、本発明の周
波数シンセサイザにより達成される。
波数シンセサイザにより達成される。
【０００５】本発明による周波数シンセサイザは、短い
過渡現象回復時間を有することに加えて異なったチャン
ネル間隔の生成をモジュ−ルを変化する必要なく可能に
する利点を有する。周波数シンセサイザおよび２つの位
相ロックル−プの周波数分割器の分割比の設定により異
なったチャンネル間隔が得られる。本発明によるシンセ
サイザの別の利点は無線セットの受信したモ−ドで２つ
の位相ロックル−プのうちの１つが局部発振器として動
作することである。さらに本発明の有効な態様は請求項
２以下に記載されている。本発明のその他の利点は図面
を参照にしてさらに詳細に説明される。
過渡現象回復時間を有することに加えて異なったチャン
ネル間隔の生成をモジュ−ルを変化する必要なく可能に
する利点を有する。周波数シンセサイザおよび２つの位
相ロックル−プの周波数分割器の分割比の設定により異
なったチャンネル間隔が得られる。本発明によるシンセ
サイザの別の利点は無線セットの受信したモ−ドで２つ
の位相ロックル−プのうちの１つが局部発振器として動
作することである。さらに本発明の有効な態様は請求項
２以下に記載されている。本発明のその他の利点は図面
を参照にしてさらに詳細に説明される。
【０００６】
【実施例】図１ではＰＬＬ１は第１の位相ロックル−プ
を示し、ＰＬＬ２は第２の位相ロックル−プを示してい
る。第１の位相ロックル−プＰＬＬ１は第１の電圧制御
発振器ＶＣＯ１、第１の分割器Ｄ２、第１の位相比較器
ＰＨ１、ロ−パスフィルタＴＰ１を備えている。第２の
位相ロックル−プＰＬＬ２は第２の電圧制御発振器ＶＣ
Ｏ２、第２の分割器Ｄ４、第２の位相比較器ＰＨ２、ロ
−パスフィルタＴＰ２を備えている。周波数分割器Ｄ１
とＤ３は基準信号ＦＲＥＦの周波数を分割する。２つの
電圧制御発振器ＶＣＯ１、ＶＣＯ２との間にミキサＭが
設けられている。周波数シンセサイザは以下のように動
作する。
を示し、ＰＬＬ２は第２の位相ロックル−プを示してい
る。第１の位相ロックル−プＰＬＬ１は第１の電圧制御
発振器ＶＣＯ１、第１の分割器Ｄ２、第１の位相比較器
ＰＨ１、ロ−パスフィルタＴＰ１を備えている。第２の
位相ロックル−プＰＬＬ２は第２の電圧制御発振器ＶＣ
Ｏ２、第２の分割器Ｄ４、第２の位相比較器ＰＨ２、ロ
−パスフィルタＴＰ２を備えている。周波数分割器Ｄ１
とＤ３は基準信号ＦＲＥＦの周波数を分割する。２つの
電圧制御発振器ＶＣＯ１、ＶＣＯ２との間にミキサＭが
設けられている。周波数シンセサイザは以下のように動
作する。
【０００７】以後“第３の基準信号”と呼ぶ信号ＦＲＥ
Ｆは周波数分割器Ｄ１、Ｄ３の両者で分割される。分割
器Ｄ１は以後“第１の基準信号”と呼ぶ信号ＦＲＥＦ／
ｐを出力し、この第１の基準信号は第１の位相ロックル
−プＰＬＬ１を制御する。分割器Ｄ３は以後“第２の基
準信号”と呼ぶ信号ＦＲＥＦ／ｑを出力し、この第２の
基準信号は第２の位相ロックル−プＰＬＬ２を制御す
る。第２の電圧制御発振器ＶＣＯ２の出力Ｓ２は第２の
分割器Ｄ４のため信号Ｓ２／ｎの周波数のｎ倍の周波数
を有する。出力信号Ｓ２の周波数ｆ２は従って以下のよ
うになる。 ｆ２＝ｎ・ｆref ：ｑ ミキサ信号ＦＺの周波数ｆz はｐにより分割された基準
周波数ｆref のｍ倍である。即ち以下のようになる。 ｆz ＝ｍ・ｆref ：ｐ 周波数ｆz が出力信号Ｓ１、Ｓ２を混合することにより
得られるので、出力信号Ｓ１の周波数は次式で与えられ
る。 ｆ1 ＝ｆ2 −ｆz 置換および変換は以下のようになる。 ｆ1 ＝ｆref （ｎ／ｑ−ｍ／ｐ）
Ｆは周波数分割器Ｄ１、Ｄ３の両者で分割される。分割
器Ｄ１は以後“第１の基準信号”と呼ぶ信号ＦＲＥＦ／
ｐを出力し、この第１の基準信号は第１の位相ロックル
−プＰＬＬ１を制御する。分割器Ｄ３は以後“第２の基
準信号”と呼ぶ信号ＦＲＥＦ／ｑを出力し、この第２の
基準信号は第２の位相ロックル−プＰＬＬ２を制御す
る。第２の電圧制御発振器ＶＣＯ２の出力Ｓ２は第２の
分割器Ｄ４のため信号Ｓ２／ｎの周波数のｎ倍の周波数
を有する。出力信号Ｓ２の周波数ｆ２は従って以下のよ
うになる。 ｆ２＝ｎ・ｆref ：ｑ ミキサ信号ＦＺの周波数ｆz はｐにより分割された基準
周波数ｆref のｍ倍である。即ち以下のようになる。 ｆz ＝ｍ・ｆref ：ｐ 周波数ｆz が出力信号Ｓ１、Ｓ２を混合することにより
得られるので、出力信号Ｓ１の周波数は次式で与えられ
る。 ｆ1 ＝ｆ2 −ｆz 置換および変換は以下のようになる。 ｆ1 ＝ｆref （ｎ／ｑ−ｍ／ｐ）
【０００８】後述の表では周波数ｆ1 、ｆ2 およびミキ
サ信号ＦＺの周波数ｆz は9000ｋＨｚの基準周波数ｆ
ref 、ｑ＝45、ｐ＝48または50および異なった値ｍ，ｎ
に対して示される。
サ信号ＦＺの周波数ｆz は9000ｋＨｚの基準周波数ｆ
ref 、ｑ＝45、ｐ＝48または50および異なった値ｍ，ｎ
に対して示される。
【０００９】12.5ｋＨｚまたは20ｋＨｚのチャンネル間
隔は12.5ｋＨｚまたは20ｋＨｚの周波数で動作しなけれ
ばならない位相ロックル−プＰＬＬ１、ＰＬＬ２のうち
の１方なしで生成されることがわかる。両者の場合、第
２の位相ロックル−プＰＬＬ２は常に200 ｋＨｚで動作
するが、第１の位相ロックル−プＰＬＬ１はそれぞれ18
7.5 ｋＨｚまたは180 ｋＨｚで動作する。しかしこのこ
とは小さいチャンネル間隔にかかわらず両者の位相ロッ
クル−プは12.5または20ｋＨｚで動作する位相ロックル
−プの有する過渡現象回復時間よりずっと短い過渡現象
回復時間を有することを意味する。周波数分割器Ｄ１乃
至Ｄ４の分割比を単に変化することにより異なったチャ
ンネル間隔で動作される複数の周波数が設定されること
ができる。それ故図１の装置はさらに両者とも異なった
チャンネル間隔を生成し、短い過渡現象回復時間を有す
る周波数シンセサイザに適している。
隔は12.5ｋＨｚまたは20ｋＨｚの周波数で動作しなけれ
ばならない位相ロックル−プＰＬＬ１、ＰＬＬ２のうち
の１方なしで生成されることがわかる。両者の場合、第
２の位相ロックル−プＰＬＬ２は常に200 ｋＨｚで動作
するが、第１の位相ロックル−プＰＬＬ１はそれぞれ18
7.5 ｋＨｚまたは180 ｋＨｚで動作する。しかしこのこ
とは小さいチャンネル間隔にかかわらず両者の位相ロッ
クル−プは12.5または20ｋＨｚで動作する位相ロックル
−プの有する過渡現象回復時間よりずっと短い過渡現象
回復時間を有することを意味する。周波数分割器Ｄ１乃
至Ｄ４の分割比を単に変化することにより異なったチャ
ンネル間隔で動作される複数の周波数が設定されること
ができる。それ故図１の装置はさらに両者とも異なった
チャンネル間隔を生成し、短い過渡現象回復時間を有す
る周波数シンセサイザに適している。
【００１０】図２は、図１で示されている原理で動作す
る周波数シンセサイザを示しているが基準周波数ｆref
を生成する源と周波数分割器を制御する制御装置を付加
的に備えている。同様の参照数字は図１と類似の機能を
有する素子を示している。図２では２つの位相ロックル
−プＰＬＬ１、ＰＬＬ２に加えて、第３の位相ロックル
−プＰＬＬ３が提供されており、ここでは基準周波数ｆ
ref の信号が生成される。位相ロックル−プは電圧制御
発振器ＶＣＯ３、２つの分割器Ｄ５、Ｄ６、位相比較器
ＰＨ３、ロ−パスフィルタＴＰ３を備えている。増幅器
ＡＭは電圧制御発振器ＶＣＯ３の１つの出力と分割器Ｄ
６の間に設けられている。このような位相ロックル−プ
は本発明の主な題材ではないので位相ロックル−プＰＬ
Ｌ３の動作はここでは記載しない。周波数シンセサイザ
技術の当業者には位相ロックル−プの設計および構造が
明白である。位相ロックル−プＰＬＬ３は発振器ＴＣＯ
から発生する周波数で動作する。この発振器は温度安定
ケ−スに収容されている結晶発振器である。またハイパ
スフィルタＨＰも設けられており、このフィルタを通じ
てコ−ド入力と基準周波数ｆref の変調が可能である。
る周波数シンセサイザを示しているが基準周波数ｆref
を生成する源と周波数分割器を制御する制御装置を付加
的に備えている。同様の参照数字は図１と類似の機能を
有する素子を示している。図２では２つの位相ロックル
−プＰＬＬ１、ＰＬＬ２に加えて、第３の位相ロックル
−プＰＬＬ３が提供されており、ここでは基準周波数ｆ
ref の信号が生成される。位相ロックル−プは電圧制御
発振器ＶＣＯ３、２つの分割器Ｄ５、Ｄ６、位相比較器
ＰＨ３、ロ−パスフィルタＴＰ３を備えている。増幅器
ＡＭは電圧制御発振器ＶＣＯ３の１つの出力と分割器Ｄ
６の間に設けられている。このような位相ロックル−プ
は本発明の主な題材ではないので位相ロックル−プＰＬ
Ｌ３の動作はここでは記載しない。周波数シンセサイザ
技術の当業者には位相ロックル−プの設計および構造が
明白である。位相ロックル−プＰＬＬ３は発振器ＴＣＯ
から発生する周波数で動作する。この発振器は温度安定
ケ−スに収容されている結晶発振器である。またハイパ
スフィルタＨＰも設けられており、このフィルタを通じ
てコ−ド入力と基準周波数ｆref の変調が可能である。
【００１１】マイクロプロセッサμＰは周波数シンセサ
イザを制御する役目を果たす。これは“送信”および
“受信”機能を出力Ｒ／Ｔによって制御する。コ−ドと
示される出力でメッセ−ジをコ−ド化するのに必要なコ
−ドが得られる。デ−タと示される入力によってマイク
ロプロセッサには情報が供給される。Ｒ×Ｄ、Ｔ×Ｄと
示されるインタ−フェ−スはさらに信号処理装置への結
合を提供する。マイクロプロセッサμＰは周波数ホッピ
ング処理のための数ｐ、ｍ、ｑ、ｎの値を生成する。 表１ ｍ ｎ ｆ１／ｋＨｚ ｆ２／ｋＨｚ ｆz ／ｋＨｚ 20 218 40000 43600 3600 21 219 40020 43800 3780 22 220 40040 44000 3960 23 221 40060 44200 4140 24 222 40080 44400 4320 25 223 40100 44600 4500 26 224 40120 44800 4680 27 225 40140 45000 4860 28 226 40160 45200 5040 29 227 40180 45400 5220 30 228 40200 45600 5400 ここでｆref ＝9000ｋＨｚ、ｐ＝50、ｑ＝45である。 表２ ｍ ｎ ｆ１／ｋＨｚ ｆ２／ｋＨｚ ｆz ／ｋＨｚ 16 215 40000 43000 3000 17 216 40012.5 43200 3187.5 18 217 40025 43400 3375 19 218 40037.5 43600 3562.5 20 219 40050 43800 3750 21 220 40062.5 44000 3937.5 22 221 40075 44200 4125 23 222 40087.5 44400 4312.5 24 223 40100 44600 4500 25 224 40112.5 44800 4687.5 26 225 40125 45000 4875 ここでｆref ＝9000ｋＨｚ、ｐ＝48、ｑ＝45である。
イザを制御する役目を果たす。これは“送信”および
“受信”機能を出力Ｒ／Ｔによって制御する。コ−ドと
示される出力でメッセ−ジをコ−ド化するのに必要なコ
−ドが得られる。デ−タと示される入力によってマイク
ロプロセッサには情報が供給される。Ｒ×Ｄ、Ｔ×Ｄと
示されるインタ−フェ−スはさらに信号処理装置への結
合を提供する。マイクロプロセッサμＰは周波数ホッピ
ング処理のための数ｐ、ｍ、ｑ、ｎの値を生成する。 表１ ｍ ｎ ｆ１／ｋＨｚ ｆ２／ｋＨｚ ｆz ／ｋＨｚ 20 218 40000 43600 3600 21 219 40020 43800 3780 22 220 40040 44000 3960 23 221 40060 44200 4140 24 222 40080 44400 4320 25 223 40100 44600 4500 26 224 40120 44800 4680 27 225 40140 45000 4860 28 226 40160 45200 5040 29 227 40180 45400 5220 30 228 40200 45600 5400 ここでｆref ＝9000ｋＨｚ、ｐ＝50、ｑ＝45である。 表２ ｍ ｎ ｆ１／ｋＨｚ ｆ２／ｋＨｚ ｆz ／ｋＨｚ 16 215 40000 43000 3000 17 216 40012.5 43200 3187.5 18 217 40025 43400 3375 19 218 40037.5 43600 3562.5 20 219 40050 43800 3750 21 220 40062.5 44000 3937.5 22 221 40075 44200 4125 23 222 40087.5 44400 4312.5 24 223 40100 44600 4500 25 224 40112.5 44800 4687.5 26 225 40125 45000 4875 ここでｆref ＝9000ｋＨｚ、ｐ＝48、ｑ＝45である。
【図１】２つの位相ロックル−プを有する周波数シンセ
サイザのブロック図。
サイザのブロック図。
【図２】制御装置と基準発振器を有する周波数シンセサ
イザのブロック図。
イザのブロック図。
Claims (9)
- 【請求項１】 第１の電圧制御発振器と第２の電圧制御
発振器をそれぞれ含む第１の位相ロックル−プと第２の
位相ロックル−プを具備し、複数の周波数を生成する周
波数シンセサイザにおいて、 電圧制御発振器の出力信号から混合信号を生成するミキ
サと、第１の位相ロックル−プと関連し、前記混合信号
から生じる信号と第１の基準信号とを比較する第１の位
相比較器と、第２の位相ロックル−プと関連し、第２の
電圧制御発振器の出力信号から生じる信号と第２の基準
信号とを比較する第２の位相比較器とを具備することを
特徴とする周波数シンセサイザ。 - 【請求項２】 ミキサ信号の周波数をｍを整数として
ｍ：１の比で分割する可変の分割比を有する第１の分割
器を具備する請求項１記載の周波数シンセサイザ。 - 【請求項３】 第２の電圧制御発振器の出力信号の周波
数をｎを整数としてｎ：１の比で分割する第２の分割器
を具備する請求項１記載の周波数シンセサイザ。 - 【請求項４】 ２つの分割器において、ｐ、ｑを整数と
して一方が第３の基準信号の周波数をｐ：１の比で分割
し、他方が第３の基準信号の周波数をｑ：１の比で分割
することを特徴とする請求項１記載の周波数シンセサイ
ザ。 - 【請求項５】 複数の周波数を生成する可変のチャンネ
ル間隔を有する請求項１記載の周波数シンセサイザ。 - 【請求項６】 実質的にチャンネル間隔より大きいカッ
トオフ周波数を有するロ−パスフィルタを具備する請求
項１記載の周波数シンセサイザ。 - 【請求項７】 第３の基準信号を生成する水晶制御位相
ロックル−プを具備する請求項４記載の周波数シンセサ
イザ。 - 【請求項８】 第１、第２の基準信号の周波数が実質的
にチャンネル間隔より大きいことを特徴とする請求項５
記載の周波数シンセサイザ。 - 【請求項９】 チャンネル間隔が第１、第２の基準信号
の周波数の差と等しいことを特徴とする請求項５記載の
周波数シンセサイザ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4139342A DE4139342A1 (de) | 1991-11-29 | 1991-11-29 | Frequenzsynthetisierer |
| DE4139342:2 | 1991-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05284023A true JPH05284023A (ja) | 1993-10-29 |
Family
ID=6445885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319614A Pending JPH05284023A (ja) | 1991-11-29 | 1992-11-30 | 周波数シンセサイザ |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0549881A1 (ja) |
| JP (1) | JPH05284023A (ja) |
| CA (1) | CA2084047A1 (ja) |
| DE (1) | DE4139342A1 (ja) |
| FI (1) | FI925325A7 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3738933A1 (de) * | 1987-11-17 | 1989-05-24 | Kernforschungsz Karlsruhe | Laseraktive waessrige dispersion eines laserfarbstoffs |
| AU762120B2 (en) * | 1998-09-08 | 2003-06-19 | Siemens Aktiengesellschaft | Circuit and method for generating clock pulses |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL163396C (nl) * | 1974-04-22 | 1980-08-15 | Philips Nv | Meerkanaalgenerator. |
| US4234929A (en) * | 1979-09-24 | 1980-11-18 | Harris Corporation | Control device for a phase lock loop vernier frequency synthesizer |
| US4912432A (en) * | 1989-04-17 | 1990-03-27 | Raytheon Company | Plural feedback loop digital frequency synthesizer |
-
1991
- 1991-11-29 DE DE4139342A patent/DE4139342A1/de not_active Withdrawn
-
1992
- 1992-11-24 EP EP92119939A patent/EP0549881A1/de not_active Withdrawn
- 1992-11-24 FI FI925325A patent/FI925325A7/fi unknown
- 1992-11-27 CA CA002084047A patent/CA2084047A1/en not_active Abandoned
- 1992-11-30 JP JP4319614A patent/JPH05284023A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA2084047A1 (en) | 1993-05-30 |
| FI925325A7 (fi) | 1993-05-30 |
| EP0549881A1 (de) | 1993-07-07 |
| FI925325A0 (fi) | 1992-11-24 |
| DE4139342A1 (de) | 1993-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US5717730A (en) | Multiple monolithic phase locked loops | |
| JPH05122063A (ja) | 位相ロツクループシンセサイザ | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| US4271531A (en) | Frequency synthesizer | |
| JPS62260429A (ja) | 高周波数シンセサイザ− | |
| JPH01126023A (ja) | 送受同時通信無線機 | |
| JPH0946225A (ja) | マイクロ波・ミリ波帯位相同期発振回路 | |
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JPS63305619A (ja) | Ｐｌｌシンセサイザ装置 | |
| JP2788807B2 (ja) | ルビジウム原子発振器 | |
| US20040027205A1 (en) | Local oscillator apparatus for low-noise generation of arbitrary frequencies | |
| JP3248453B2 (ja) | 発振装置 | |
| KR100656138B1 (ko) | 두 개의 위상 동기 루프를 이용한 직교 변조 송신기 | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ | |
| JPH08307255A (ja) | 位相同期発振器 | |
| JPH0728256B2 (ja) | 信号発生装置 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPH10224218A (ja) | 信号発生器 | |
| JPH0728258B2 (ja) | 信号発生装置 | |
| JPH03148916A (ja) | 周波数シンセサイザ装置 | |
| JPH05102847A (ja) | 周波数ミキシング方式の位相同期回路 |