JPH03101509A - パワーアンプ出力信号制御回路 - Google Patents
パワーアンプ出力信号制御回路Info
- Publication number
- JPH03101509A JPH03101509A JP1238656A JP23865689A JPH03101509A JP H03101509 A JPH03101509 A JP H03101509A JP 1238656 A JP1238656 A JP 1238656A JP 23865689 A JP23865689 A JP 23865689A JP H03101509 A JPH03101509 A JP H03101509A
- Authority
- JP
- Japan
- Prior art keywords
- power
- output signal
- power amplifier
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は複数台のパワーアンプの出力信号を合成して出
力するパワーアンプ回路に関し、特に合成されたアンプ
出力信号を制御するための制御回路に関する。
力するパワーアンプ回路に関し、特に合成されたアンプ
出力信号を制御するための制御回路に関する。
従来、この種のパワーアンプ回路では、複数台のパワー
アンプを分岐器と合成器を介して並列接続し、入力信号
を分岐器で分岐した上で各パワーアンプでそれぞれ増幅
し、増幅された各信号を合成器で合成して出力させるよ
うに構成されている。
アンプを分岐器と合成器を介して並列接続し、入力信号
を分岐器で分岐した上で各パワーアンプでそれぞれ増幅
し、増幅された各信号を合成器で合成して出力させるよ
うに構成されている。
上述した従来のパワーアンプ回路では、１台以上のアン
プを残して他のアンプの電源を断した場合、または再び
電源を入力した場合に、当該パワーアンプによる利得骨
が急激に低減され、或いは増加されるため、合成出力の
レベルが急激に変化されてオーバシュート状態となり、
この種のパワーアンプ回路を通信装置の送信機等に用い
た場合には、通信エラーが発生したり、回線断になると
いう問題がある。また、電源の立上り、立下りの過程に
おいてパワーアンプがフルゲインとなり、その歪のため
にエラーが発生したり回線断になるということもある。
プを残して他のアンプの電源を断した場合、または再び
電源を入力した場合に、当該パワーアンプによる利得骨
が急激に低減され、或いは増加されるため、合成出力の
レベルが急激に変化されてオーバシュート状態となり、
この種のパワーアンプ回路を通信装置の送信機等に用い
た場合には、通信エラーが発生したり、回線断になると
いう問題がある。また、電源の立上り、立下りの過程に
おいてパワーアンプがフルゲインとなり、その歪のため
にエラーが発生したり回線断になるということもある。
本発明の目的は電源の断接時やその立ち上がり。
立ち下り時における出力レベルの急激な変動を防止して
、エラーの発生や回線断を防止するようにした制御回路
を提供することにある。
、エラーの発生や回線断を防止するようにした制御回路
を提供することにある。
本発明のパワーアンプ出力信号制御回路は、複数台のパ
ワーアンプの出力レベルを検出する出力信号検出回路と
、検出した出力レベルに基づいて各パワーアンプの利得
を制御するレベル制御回路と、各パワーアンプの電源電
圧を検出する電源電圧検出回路と、この電源電圧検出回
路の検出信号に所要の時間遅れを生じさせる時定数回路
とを備えており、かつ前記したレベル制御回路はこの時
定数回路の出力によっても前記パワーアンプの利得を制
御し得るように構成している。
ワーアンプの出力レベルを検出する出力信号検出回路と
、検出した出力レベルに基づいて各パワーアンプの利得
を制御するレベル制御回路と、各パワーアンプの電源電
圧を検出する電源電圧検出回路と、この電源電圧検出回
路の検出信号に所要の時間遅れを生じさせる時定数回路
とを備えており、かつ前記したレベル制御回路はこの時
定数回路の出力によっても前記パワーアンプの利得を制
御し得るように構成している。
この構成では、レベル制御回路は電源電圧の変動に伴な
い、時定数回路で設定される時定数に応じてパワーアン
プの利得を制御するため、電源断。
い、時定数回路で設定される時定数に応じてパワーアン
プの利得を制御するため、電源断。
接待におけるパワーアンプ出力を徐々に増減させてオー
バシュートを防止する。
バシュートを防止する。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
入力端子１から入力する信号は分岐器２により２つの信
号に分岐され、それぞれパワーアンプ３Ａ。
号に分岐され、それぞれパワーアンプ３Ａ。
３Ｂに入力する。そして、これらのパワーアンプ３Ａ、
３Ｂで増幅された出力信号は合成器４で合成され、出力
端子５から出力される。
３Ｂで増幅された出力信号は合成器４で合成され、出力
端子５から出力される。
前記各パワーアンプ３Ａ、３Ｂの出力側には、それぞれ
出力信号検出回路６Ａ、６Ｂが接続され、各出力レベル
が検出される。この検出した出力信号レベルは、それぞ
れレベル制御回路７Ａ、７Ｂに入力され、各レベル制御
回路７Ａ、７Ｂではこの出力信号レベルに基づいて、各
出力信号レベルが一定となるように前記パワーアンプ３
Ａ、３Ｂの利得を制御する。
出力信号検出回路６Ａ、６Ｂが接続され、各出力レベル
が検出される。この検出した出力信号レベルは、それぞ
れレベル制御回路７Ａ、７Ｂに入力され、各レベル制御
回路７Ａ、７Ｂではこの出力信号レベルに基づいて、各
出力信号レベルが一定となるように前記パワーアンプ３
Ａ、３Ｂの利得を制御する。
一方、前記パワーアンプ３Ａ、３Ｂの電源８Ａ。
８Ｂの電圧は、電源電圧検出回路９Ａ、９Ｂにより検出
され、時定数回路１０Ａ、ＩＯＢに入力される。これら
時定数回路１０Ａ、ＩＯＢは電源の断、接状態信号を所
定の時間遅延させながらレベル制御回路７Ａ、７Ｂに出
力し、この信号に基づいてレベル制御回路７Ａ、７Ｂに
よりパワーアンプ３Ａ、３Ｂの利得を徐々に変化させる
。
され、時定数回路１０Ａ、ＩＯＢに入力される。これら
時定数回路１０Ａ、ＩＯＢは電源の断、接状態信号を所
定の時間遅延させながらレベル制御回路７Ａ、７Ｂに出
力し、この信号に基づいてレベル制御回路７Ａ、７Ｂに
よりパワーアンプ３Ａ、３Ｂの利得を徐々に変化させる
。
このため、電源電圧入力時には、パワーアンプ３Ａ、３
Ｂの利得を徐々に上げ、その出力信号レベルを要求され
ているレベルまで徐々に増大させる。また、電源電圧断
時にはパワーアンプ３Ａ。
Ｂの利得を徐々に上げ、その出力信号レベルを要求され
ているレベルまで徐々に増大させる。また、電源電圧断
時にはパワーアンプ３Ａ。
３Ｂの利得を徐々に下げ、その出力信号レベルを徐々に
低下させる。したがって、電源断接時に出力レベルが急
激に変化してオーバシュートとなることが防止でき、通
信装置に利用した際のエラーの発生や、回路断を防止す
ることができる。
低下させる。したがって、電源断接時に出力レベルが急
激に変化してオーバシュートとなることが防止でき、通
信装置に利用した際のエラーの発生や、回路断を防止す
ることができる。
なお、前記実施例では２台のパワーアンプで構成した例
を示しているが、３台以上のパワーアンプで構成された
パワーアンプ回路においても本発明を同様に適用するこ
とができる。
を示しているが、３台以上のパワーアンプで構成された
パワーアンプ回路においても本発明を同様に適用するこ
とができる。
以上説明したように本発明は、電源電圧の変化を検出し
、時定数回路により設定される時定数に基ツいてレベル
制御回路がパワーアンプの利得を制御するので、出力信
号レベルを徐々に増減することができ、電源の断接時に
おける出力信号レベルのオーバシュートを防止し、エラ
ーの発生や回線断を防止できる効果がある。
、時定数回路により設定される時定数に基ツいてレベル
制御回路がパワーアンプの利得を制御するので、出力信
号レベルを徐々に増減することができ、電源の断接時に
おける出力信号レベルのオーバシュートを防止し、エラ
ーの発生や回線断を防止できる効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・入力端子、２・・・分岐器、３Ａ、３Ｂ・・・
パワーアンプ、４・・・合成器、５・・・出力端子、６
Ａ、６Ｂ・・・出力信号検出回路、７Ａ、７Ｂ・・・出
力信号レベル制御回路、８Ａ、８Ｂ・・・電源、９Ａ、
９Ｂ・・・電源電圧検出回路、ＩＯＡ、ＩＯＢ・・・時
定数回路。
パワーアンプ、４・・・合成器、５・・・出力端子、６
Ａ、６Ｂ・・・出力信号検出回路、７Ａ、７Ｂ・・・出
力信号レベル制御回路、８Ａ、８Ｂ・・・電源、９Ａ、
９Ｂ・・・電源電圧検出回路、ＩＯＡ、ＩＯＢ・・・時
定数回路。
Claims (1)
- １、複数台のパワーアンプの出力を合成するパワーアン
プ回路において、前記各パワーアンプの出力レベルを検
出する出力信号検出回路と、検出した出力レベルに基づ
いて各パワーアンプの利得を制御するレベル制御回路と
、前記各パワーアンプの電源電圧を検出する電源電圧検
出回路と、この電源電圧検出回路の検出信号に所要の時
間遅れを生じさせる時定数回路とを備え、前記レベル制
御回路はこの時定数回路の出力によっても前記パワーア
ンプの利得を制御し得るように構成したことを特徴とす
るパワーアンプ出力信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238656A JP3038729B2 (ja) | 1989-09-14 | 1989-09-14 | パワーアンプ出力信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238656A JP3038729B2 (ja) | 1989-09-14 | 1989-09-14 | パワーアンプ出力信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101509A true JPH03101509A (ja) | 1991-04-26 |
| JP3038729B2 JP3038729B2 (ja) | 2000-05-08 |
Family
ID=17033372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238656A Expired - Lifetime JP3038729B2 (ja) | 1989-09-14 | 1989-09-14 | パワーアンプ出力信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038729B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135822A (ja) * | 2006-11-27 | 2008-06-12 | Renesas Technology Corp | Ｒｆ電力増幅装置およびそれを搭載した無線通信端末装置 |
| KR20140129107A (ko) * | 2012-02-03 | 2014-11-06 | 블루 솔루션즈 | 배치 스페이서, 그 스페이서를 이용한 에너지 저장 모듈 및 그 모듈을 조립하는 방법 |
-
1989
- 1989-09-14 JP JP1238656A patent/JP3038729B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135822A (ja) * | 2006-11-27 | 2008-06-12 | Renesas Technology Corp | Ｒｆ電力増幅装置およびそれを搭載した無線通信端末装置 |
| KR20140129107A (ko) * | 2012-02-03 | 2014-11-06 | 블루 솔루션즈 | 배치 스페이서, 그 스페이서를 이용한 에너지 저장 모듈 및 그 모듈을 조립하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038729B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6385024B1 (en) | System and method for monitoring current consumption from current share components | |
| WO2005114834A8 (en) | Amplifier circuit with automatic gain correction | |
| JP3180711B2 (ja) | ゲイン制御装置 | |
| JPH03101509A (ja) | パワーアンプ出力信号制御回路 | |
| US4631490A (en) | Audio output amplifying device | |
| US5903193A (en) | Amplifying device and transmission output control apparatus | |
| JPH0691396B2 (ja) | 自動利得制御増幅器 | |
| JPH09116359A (ja) | 電力増幅回路 | |
| JP2790696B2 (ja) | 送信機の保護回路 | |
| JPH0348702B2 (ja) | ||
| JP2002050933A (ja) | 電力増幅装置 | |
| JP2954024B2 (ja) | 送信電力制御回路 | |
| JPH0328586Y2 (ja) | ||
| JPS63197128A (ja) | 送信チヤネル切換装置 | |
| JPH06244645A (ja) | 増幅回路 | |
| JPH11112362A (ja) | 電力合成方法と電力増幅装置 | |
| EP3849077A1 (en) | An amplifying apparatus, radar device and amplifying method | |
| JP2008118581A (ja) | 電力増幅器及びその動作制御方法並びに送信機 | |
| JPH03101510A (ja) | パワーアンプ回路 | |
| JPH05308234A (ja) | 自動利得制御増幅器 | |
| JPH01221010A (ja) | 自動電力制御回路 | |
| JPS63257314A (ja) | 高周波電力増幅器 | |
| JPH0224406B2 (ja) | ||
| JPH10313270A (ja) | ダイバーシティ受信機 | |
| KR100255724B1 (ko) | 시스템 안정화 방법 및 안정화 회로 |