JPH0310243B2 - - Google Patents
Info
- Publication number
- JPH0310243B2 JPH0310243B2 JP58192251A JP19225183A JPH0310243B2 JP H0310243 B2 JPH0310243 B2 JP H0310243B2 JP 58192251 A JP58192251 A JP 58192251A JP 19225183 A JP19225183 A JP 19225183A JP H0310243 B2 JPH0310243 B2 JP H0310243B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- resistor
- output
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、電流変換回路に関し、特に整流回
路の出力電圧を電流に変換する機能を得るにあた
り、回路を簡素化し、必要最小限の部品によつて
同一機能を実現する電流変換回路に関するもので
ある。
路の出力電圧を電流に変換する機能を得るにあた
り、回路を簡素化し、必要最小限の部品によつて
同一機能を実現する電流変換回路に関するもので
ある。
従来この種の装置として第１図に示すものがあ
つた。
つた。
図において、１は入力端子であり、入力信号が
印加される。演算増幅器OP１、抵抗R1，R2，R3
およびダイオードD1，D2により周知の半波整流
回路を構成している。抵抗R2およびダイオード
D2のカソードの接続点（半波整流回路の出力点）
に抵抗R4の一端が接続され、他端は演算増幅器
OP２の非反転入力端子、抵抗R5の一端およびコ
ンデンサC1の一端に接続されている。また、抵
抗R5、コンデンサC1の他端は共に接地されてい
る。
印加される。演算増幅器OP１、抵抗R1，R2，R3
およびダイオードD1，D2により周知の半波整流
回路を構成している。抵抗R2およびダイオード
D2のカソードの接続点（半波整流回路の出力点）
に抵抗R4の一端が接続され、他端は演算増幅器
OP２の非反転入力端子、抵抗R5の一端およびコ
ンデンサC1の一端に接続されている。また、抵
抗R5、コンデンサC1の他端は共に接地されてい
る。
演算増幅器OP２の出力には、トランジスタQ1
のベースが接続され、Q1のエミツタは演算増幅
器OP２の反転入力端子および抵抗R6の一端に接
続される。抵抗R6の他端は接地されている。演
算増幅器OP２、トランジスタQ1及び抵抗R6で、
いわゆる電流変換回路を構成している。
のベースが接続され、Q1のエミツタは演算増幅
器OP２の反転入力端子および抵抗R6の一端に接
続される。抵抗R6の他端は接地されている。演
算増幅器OP２、トランジスタQ1及び抵抗R6で、
いわゆる電流変換回路を構成している。
次に動作について説明する。
第２図に各部の波形の例を示し、これに基づい
て述べる。入力端子１に第２図ａに示すような入
力υ1が印加されと、ダイオードD2を通した演算
増幅器OP１の出力υ2として、入力υ1を反転増幅
し、半波整流した波形ｂが得られる。従つて、υ3
には抵抗R4，R5、コンデンサC1からなる時定数
回路によつて、同図ｃの波形が得られる。なお、
この例ではR4≪R5である場合について示いてい
る。
て述べる。入力端子１に第２図ａに示すような入
力υ1が印加されと、ダイオードD2を通した演算
増幅器OP１の出力υ2として、入力υ1を反転増幅
し、半波整流した波形ｂが得られる。従つて、υ3
には抵抗R4，R5、コンデンサC1からなる時定数
回路によつて、同図ｃの波形が得られる。なお、
この例ではR4≪R5である場合について示いてい
る。
次に、演算増幅器OP２とトランジスタQ1とに
より、ボルテージフオロワを構成しているため、
トランジスタQ1のエミツタ出力υ4においても、
υ3と同一波形が得られる。したがつて、トランジ
スタQ1のベース電流を無視すると、コレクタ電
流（すなわち出力電流i0）は、第２図ｃと相似な
波形ｄが得られる。この出力電流はゲインコント
ロール等の制御電流などの用途に用いられる。
より、ボルテージフオロワを構成しているため、
トランジスタQ1のエミツタ出力υ4においても、
υ3と同一波形が得られる。したがつて、トランジ
スタQ1のベース電流を無視すると、コレクタ電
流（すなわち出力電流i0）は、第２図ｃと相似な
波形ｄが得られる。この出力電流はゲインコント
ロール等の制御電流などの用途に用いられる。
従来の電流変換回路は以上のように構成されて
いるので、回路が複雑で、部品点数が多く、高価
なものになつてしまうという欠点を有していた。
いるので、回路が複雑で、部品点数が多く、高価
なものになつてしまうという欠点を有していた。
この発明は、上記のような従来のものの欠点を
除去するために成されたもので、負帰還を巧みに
利用することによつて、演算増幅器を一個省略
し、簡単な構成で同一の機能を有する電流変換回
路を提供することを目的としている。
除去するために成されたもので、負帰還を巧みに
利用することによつて、演算増幅器を一個省略
し、簡単な構成で同一の機能を有する電流変換回
路を提供することを目的としている。
以下、この発明の一実施例について、図面と共
に説明する。
に説明する。
第３図において、第１図と同一部分は同一符号
を記す。第１図と異なるところは、演算増幅器
OP２を削除し、時定数回路を構成する抵抗R4と
R5の接続点を直接トランジスタQ1のベースに接
続するとともに、半波整流回路の帰還抵抗R2を
演算増幅器OP１の反転入力端子と、トランジス
タQ1のエミツタ間に接続した点である。
を記す。第１図と異なるところは、演算増幅器
OP２を削除し、時定数回路を構成する抵抗R4と
R5の接続点を直接トランジスタQ1のベースに接
続するとともに、半波整流回路の帰還抵抗R2を
演算増幅器OP１の反転入力端子と、トランジス
タQ1のエミツタ間に接続した点である。
次に、この発明の動作について説明する。
入力信号υ1が負電位のとき、ダイオードD1は
開放と考えられ、一方、抵抗R2によつて負帰還
がかかつているので、 V4＝−V1×R2／R1 となる。ただし、コンデンサC1が一旦充電され
たのち、入力信号υ1の絶対値が小さくなると、放
電時定数が長いため、負帰還がはずれ、放電カー
ブに従つた電圧変化がトランジスタQ1のエミツ
タ出力υ4に得られる。
開放と考えられ、一方、抵抗R2によつて負帰還
がかかつているので、 V4＝−V1×R2／R1 となる。ただし、コンデンサC1が一旦充電され
たのち、入力信号υ1の絶対値が小さくなると、放
電時定数が長いため、負帰還がはずれ、放電カー
ブに従つた電圧変化がトランジスタQ1のエミツ
タ出力υ4に得られる。
一方、入力υ1が正電位のときは、演算増幅器
OP１出力は、０〜−0.7V（ダイオードD1の順方
向電圧分の負値）となり、D2が開放となつて、
コンデンサC1の充電電荷に応じた電圧が出力υ4に
現われる。したがつて、この場合も出力υ4におい
ては、第２図と同様な波形が得られ、出力電流i0
もこれとほぼ相似となる。
OP１出力は、０〜−0.7V（ダイオードD1の順方
向電圧分の負値）となり、D2が開放となつて、
コンデンサC1の充電電荷に応じた電圧が出力υ4に
現われる。したがつて、この場合も出力υ4におい
ては、第２図と同様な波形が得られ、出力電流i0
もこれとほぼ相似となる。
なお、エミツタ抵抗R6を省略すると、抵抗R2
を流れる電流変化がほぼそのまま出力電流i0とな
るので、これを利用すると抵抗R6を削除するこ
ともできる。
を流れる電流変化がほぼそのまま出力電流i0とな
るので、これを利用すると抵抗R6を削除するこ
ともできる。
なお、上記第３図の実施例に対し、第４図に示
すように、ダイオードD1のカソード点をダイオ
ードD2のカソードに接続してもよく、また、第
５図に示すように時定数回路として、ダイオード
D2のカソードと接地間に抵抗R4と、コンデンサ
C1と抵抗との並列回路を直列接続するようにし
てもよい。
すように、ダイオードD1のカソード点をダイオ
ードD2のカソードに接続してもよく、また、第
５図に示すように時定数回路として、ダイオード
D2のカソードと接地間に抵抗R4と、コンデンサ
C1と抵抗との並列回路を直列接続するようにし
てもよい。
更に、第６図に示すように、両波整流回路に適
用してもよい。即ち、図において演算増幅器OP
１、ダイオードD1，D2及び抵抗R1，R20及びR3
から成る負電圧半波整流回路の整流出力を抵抗
R3を通して演算増幅器OP３の反転入力端子に供
給する。
用してもよい。即ち、図において演算増幅器OP
１、ダイオードD1，D2及び抵抗R1，R20及びR3
から成る負電圧半波整流回路の整流出力を抵抗
R3を通して演算増幅器OP３の反転入力端子に供
給する。
一方、入力信号υ1も抵抗R7を通して反転入力
端子に供給して、演算増幅器OP３によつて両者
の信号を加算する。このとき、抵抗R1，R20，R7
及びR8を R1＝R20＝R3＝Ｒ R7＝2R なる関係に設定すれば、演算増幅器OP３の入力
レベルとしては、抵抗Ｒ８を通して得られる半波
整流分と抵抗Ｒ７を通して得られる入力信号分と
が２：１となり、正しい両波整流用入力信号を得
ることができる。この演算増幅器OP３の出力を
上記のとおりダイオードD3及び抵抗R4，R5コン
デンサC1から成る時定数回路を通してトランジ
スタQ1のベースに供給し、エミツタから演算増
幅器OP３の反転入力に抵抗R2によつて負帰還を
かけている。
端子に供給して、演算増幅器OP３によつて両者
の信号を加算する。このとき、抵抗R1，R20，R7
及びR8を R1＝R20＝R3＝Ｒ R7＝2R なる関係に設定すれば、演算増幅器OP３の入力
レベルとしては、抵抗Ｒ８を通して得られる半波
整流分と抵抗Ｒ７を通して得られる入力信号分と
が２：１となり、正しい両波整流用入力信号を得
ることができる。この演算増幅器OP３の出力を
上記のとおりダイオードD3及び抵抗R4，R5コン
デンサC1から成る時定数回路を通してトランジ
スタQ1のベースに供給し、エミツタから演算増
幅器OP３の反転入力に抵抗R2によつて負帰還を
かけている。
このほか、時定数の構成方法には種々のバリエ
ーシヨンが考えられ、また、整流回路にかかわら
ず、さまざまな回路に応用することもできる。ま
た、トランジスタQ1のかわりにFETを用いたり、
逆極性の回路構成にしたりすることも可能であ
る。さらに帰還抵抗R2のかわりに、非線形素子
を用いることも可能である。
ーシヨンが考えられ、また、整流回路にかかわら
ず、さまざまな回路に応用することもできる。ま
た、トランジスタQ1のかわりにFETを用いたり、
逆極性の回路構成にしたりすることも可能であ
る。さらに帰還抵抗R2のかわりに、非線形素子
を用いることも可能である。
以上のように、この発明によれば、負帰還を利
用することによつて、同一機能を有する電流変換
回路を、少ない部品点数で簡単な構成によつて実
現することができる。
用することによつて、同一機能を有する電流変換
回路を、少ない部品点数で簡単な構成によつて実
現することができる。
第１図は従来の電流変換回路の一例を示す回路
図、第２図は動作を説明するための波形の例を示
す図、第３図はこの発明の一実施例を示す回路
図、第４図乃至第６図はそれぞれこの発明の他の
実施例を示す回路図である。 OP１，OP２，OP３……演算増幅器、D1，
D2，D3……ダイオード、Q1……トランジスタ。
図、第２図は動作を説明するための波形の例を示
す図、第３図はこの発明の一実施例を示す回路
図、第４図乃至第６図はそれぞれこの発明の他の
実施例を示す回路図である。 OP１，OP２，OP３……演算増幅器、D1，
D2，D3……ダイオード、Q1……トランジスタ。
Claims (1)
- １ 反転入力端子に入力信号が印加される演算増
幅器と、上記演算増幅器の出力に一端が接続され
た第１ダイオードと、上記第１ダイオードの他端
に接続された時定数回路と、上記時定数回路の出
力にベースが接続されたトランジスタと、上記ト
ランジスタのエミツタと上記演算増幅器の間に接
続された任意のインピーダンス素子と、上記演算
増幅器の出力と反転入力端子間、または上記第１
ダイオードの他端と反転入力端子間に接続された
第２ダイオードとを備え、上記トランジスタのコ
レクタから変換電流を得るようにしたことを特徴
とする電流変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192251A JPS6083408A (ja) | 1983-10-14 | 1983-10-14 | 電流変換回路 |
| US06/659,930 US4613776A (en) | 1983-10-14 | 1984-10-11 | Voltage to current conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192251A JPS6083408A (ja) | 1983-10-14 | 1983-10-14 | 電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6083408A JPS6083408A (ja) | 1985-05-11 |
| JPH0310243B2 true JPH0310243B2 (ja) | 1991-02-13 |
Family
ID=16288178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192251A Granted JPS6083408A (ja) | 1983-10-14 | 1983-10-14 | 電流変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4613776A (ja) |
| JP (1) | JPS6083408A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4786970A (en) * | 1987-08-26 | 1988-11-22 | Eastman Kodak Company | Logarithmic amplifier |
| JP2590197B2 (ja) * | 1988-05-10 | 1997-03-12 | 株式会社東芝 | 半波整流回路およびピークホールド回路 |
| JP2867403B2 (ja) * | 1988-12-29 | 1999-03-08 | 日本電気株式会社 | ディスクリミネータ回路 |
| US5610552A (en) * | 1995-07-28 | 1997-03-11 | Rosemount, Inc. | Isolation circuitry for transmitter electronics in process control system |
| CN108227806A (zh) * | 2017-12-29 | 2018-06-29 | 三英精控（天津）仪器设备有限公司 | 一种新型vi变换输出电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2927259A (en) * | 1959-02-09 | 1960-03-01 | Conrad L Neal | Transistor time delay device |
| US3715487A (en) * | 1971-10-29 | 1973-02-06 | Gen Electric | Parabola generator moving error corrector |
| US4495428A (en) * | 1981-06-09 | 1985-01-22 | Victor Company Of Japan, Ltd. | Circuit arrangement for deriving a level control signal using silicon diodes |
-
1983
- 1983-10-14 JP JP58192251A patent/JPS6083408A/ja active Granted
-
1984
- 1984-10-11 US US06/659,930 patent/US4613776A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6083408A (ja) | 1985-05-11 |
| US4613776A (en) | 1986-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188586A (en) | Demodulator circuit for chopper amplifier | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPS6111546B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4564814A (en) | Full-wave rectifier using an operational amplifier | |
| US4613776A (en) | Voltage to current conversion circuit | |
| JPH0155762B2 (ja) | ||
| EP0613243A1 (en) | Anti-logarithmic converter with temperature compensation | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| US4132907A (en) | Full wave rectifier circuit | |
| JPS631454Y2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPH01300606A (ja) | 半波整流回路 | |
| JPH0537549Y2 (ja) | ||
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JPH0528814Y2 (ja) | ||
| JPH0122398Y2 (ja) | ||
| JP3288755B2 (ja) | 整流回路 | |
| JPH079107Y2 (ja) | 全波整流回路 | |
| JPS61269076A (ja) | 整流回路 | |
| JPH0224272Y2 (ja) | ||
| JPS6111799Y2 (ja) | ||
| EP0512731A1 (en) | Voltage-to-current converter | |
| JPH0336093Y2 (ja) |