JPH079107Y2 - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JPH079107Y2 JPH079107Y2 JP4184888U JP4184888U JPH079107Y2 JP H079107 Y2 JPH079107 Y2 JP H079107Y2 JP 4184888 U JP4184888 U JP 4184888U JP 4184888 U JP4184888 U JP 4184888U JP H079107 Y2 JPH079107 Y2 JP H079107Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- phase input
- full
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、所定のゲインで入力端子の全波整流出力を
得ることができる全波整流回路に関するものである。
得ることができる全波整流回路に関するものである。
本考案は、第１の演算増幅器の出力側に整流特性が互い
に逆方向とされている２個のダイオードを接続して、例
えば、入力信号の負の信号成分は抵抗を介して所定のゲ
インを有する第２の演算増幅器の逆相入力端子に供給さ
れ、正の信号成分は前記第２の演算増幅器の正相入力端
子に供給するように構成しているので、部品点数が少な
く、かつ任意の利得を有する全波整流回路を形成するこ
とができる。
に逆方向とされている２個のダイオードを接続して、例
えば、入力信号の負の信号成分は抵抗を介して所定のゲ
インを有する第２の演算増幅器の逆相入力端子に供給さ
れ、正の信号成分は前記第２の演算増幅器の正相入力端
子に供給するように構成しているので、部品点数が少な
く、かつ任意の利得を有する全波整流回路を形成するこ
とができる。
演算増幅器を使用して、入力信号波を全波整流する回路
は、例えば絶対値回路又はピーク値ホールド回路として
使用することができ、従来から種々の回路方式のものが
提案されている。
は、例えば絶対値回路又はピーク値ホールド回路として
使用することができ、従来から種々の回路方式のものが
提案されている。
第４図は全波整流回路として従来から種々の回路に応用
されている回路図で、A1,A2は第1,及び第２の演算増幅
器、D1,D2は両波整流用のダイオードである。
されている回路図で、A1,A2は第1,及び第２の演算増幅
器、D1,D2は両波整流用のダイオードである。
この回路は比較的良く知られているように入力端子inに
交番信号einが入力されると、この交番信号einの正の信
号成分ei(+)は、第１の演算増幅器の出力側のＰ点の電
位epを eP＝−ei(+)・R2／R1 ……（１） とする、そして、さらに第２の演算増幅器A2は、この信
号epと、入力信号ei(+)の加算信号を出力するから、結
局、出力端子e0は となる。
交番信号einが入力されると、この交番信号einの正の信
号成分ei(+)は、第１の演算増幅器の出力側のＰ点の電
位epを eP＝−ei(+)・R2／R1 ……（１） とする、そして、さらに第２の演算増幅器A2は、この信
号epと、入力信号ei(+)の加算信号を出力するから、結
局、出力端子e0は となる。
一方、入力信号eiの負の信号成分ei(-)に対しては、Ｐ
点の電圧はダイオードD2が非導通となることによって０
であり、第２の演算増幅器A2の出力は となる。
点の電圧はダイオードD2が非導通となることによって０
であり、第２の演算増幅器A2の出力は となる。
したがって、正負とも正確なレベルで両波整流するため
には、入力信号einの正及び負の増幅度を示す前記第
（２）式，及び第（３）式が等しくなればよいから、 となり、結局、 となる条件で、入力信号einを正確に全波整流すること
ができる。
には、入力信号einの正及び負の増幅度を示す前記第
（２）式，及び第（３）式が等しくなればよいから、 となり、結局、 となる条件で、入力信号einを正確に全波整流すること
ができる。
又、このときの全波整流回路の利得Ｇは、 とすることができる。
この回路は、入−出力間のゲインを変化し、かつ、回路
を構成する部品点数も他の従来例による全波整流回路と
比較して、少なくすることができ、回路コストを低下す
ることができるという利点があるが、それでも必要とさ
れる抵抗素子数は５であり、そのうち、理想的な全波整
流を行い、かつ、適当なゲインを設定する場合は、４本
の抵抗素子の抵抗値が関与し、この抵抗値は高精度のも
のが要求されるため、価格が高価になるという問題点が
ある。
を構成する部品点数も他の従来例による全波整流回路と
比較して、少なくすることができ、回路コストを低下す
ることができるという利点があるが、それでも必要とさ
れる抵抗素子数は５であり、そのうち、理想的な全波整
流を行い、かつ、適当なゲインを設定する場合は、４本
の抵抗素子の抵抗値が関与し、この抵抗値は高精度のも
のが要求されるため、価格が高価になるという問題点が
ある。
本考案は、かかる問題点にかんがみてなされたもので、
従来のものよりさらに抵抗素子を減少するために、第１
の演算増幅器の正相入力端子に入力信号を供給し、例え
ば、入力信号の負の信号成分は所定の抵抗を介して第２
の演算増幅器の逆相入力端子に供給され、正の信号成分
は第２の演算増幅器の正相入力端子に直接入力するよう
に構成し、かつ、第２の演算増幅器に所定の利得を与え
るような負帰還回路を加えたものである。
従来のものよりさらに抵抗素子を減少するために、第１
の演算増幅器の正相入力端子に入力信号を供給し、例え
ば、入力信号の負の信号成分は所定の抵抗を介して第２
の演算増幅器の逆相入力端子に供給され、正の信号成分
は第２の演算増幅器の正相入力端子に直接入力するよう
に構成し、かつ、第２の演算増幅器に所定の利得を与え
るような負帰還回路を加えたものである。
入力信号の伝達回路が簡易化されているため、より少な
い抵抗素子数で全波整流回路を構成することができ、か
つ、利得の調整によって任意の出力信号レベルにするこ
とができる。
い抵抗素子数で全波整流回路を構成することができ、か
つ、利得の調整によって任意の出力信号レベルにするこ
とができる。
第１図は本考案の全波整流回路の実施例を示したもので
あって、A1,A2は裸の利得が無限大に近い第１及び第２
の演算増幅器、D1,D2は第１の演算増幅器A1の出力信号
を整流する両波整流用用のダイオード、R1〜R4は抵抗を
示し、その抵抗値はそれぞれr1,r2,r3,r4である。
あって、A1,A2は裸の利得が無限大に近い第１及び第２
の演算増幅器、D1,D2は第１の演算増幅器A1の出力信号
を整流する両波整流用用のダイオード、R1〜R4は抵抗を
示し、その抵抗値はそれぞれr1,r2,r3,r4である。
次に、上記全波整流回路の動作について説明する。
入力信号inに供給された交番信号einが正の信号成分e
i(+)を示すときは、ダイオードD2は導通し、ダイオード
D1は非導通となる。したがって、正の信号成分ei(+)は
第１の演算増幅器A1、ダイオードD2、第２の演算増幅器
A2で増幅されて出力されることになるが、第２の演算増
幅器A2には抵抗R2,R4によって負帰還が加えられている
から、 e0＝ei(+)｛（r2＋r4）／r2｝ ……（７） となる。
i(+)を示すときは、ダイオードD2は導通し、ダイオード
D1は非導通となる。したがって、正の信号成分ei(+)は
第１の演算増幅器A1、ダイオードD2、第２の演算増幅器
A2で増幅されて出力されることになるが、第２の演算増
幅器A2には抵抗R2,R4によって負帰還が加えられている
から、 e0＝ei(+)｛（r2＋r4）／r2｝ ……（７） となる。
（なお、第1,及び第２の演算増幅器アンプA1,A2の入力
端子に電圧はオフセットがないものとすると、交流的に
それぞれ等しいと考えることができるから抵抗R3に流れ
る電流は０となっている。） 一方、入力信号が負の信号成分ei(-)となっているとき
は、ダイオードD1が導通し、ダイオードD2が非導通にな
る。したがって、抵抗R1には電流が流れず、負の信号成
分ei(-)は第１の演算増幅器A1によってＧ＝１で出力さ
れ、第２の演算増幅器A2に抵抗R3を介して供給される。
端子に電圧はオフセットがないものとすると、交流的に
それぞれ等しいと考えることができるから抵抗R3に流れ
る電流は０となっている。） 一方、入力信号が負の信号成分ei(-)となっているとき
は、ダイオードD1が導通し、ダイオードD2が非導通にな
る。したがって、抵抗R1には電流が流れず、負の信号成
分ei(-)は第１の演算増幅器A1によってＧ＝１で出力さ
れ、第２の演算増幅器A2に抵抗R3を介して供給される。
したがって、 e0＝−ei(-)・r4／r3｝ ……（８） とすることができる。
ここで、正，及び負の出力電圧e0が等しくなれば正確に
両波整流回路として機能することになるから、前記第
（７）式及び第（８）式から にすればよい。
両波整流回路として機能することになるから、前記第
（７）式及び第（８）式から にすればよい。
又、このときの入力−出力間のゲンイ|G|は である。
又、入力インピーダンスZi≒∞とすることができる。
上記回路構成では第２図に示すように、交番入力信号e
inに対して正の全波整流出力e0(+)が得られることにな
るが、第３図に示すようにダイオードD1,D2の極性を逆
にすると、第２図に示すように負の全波整流出力信号e
0(-)が得られることはいうまでもない。
inに対して正の全波整流出力e0(+)が得られることにな
るが、第３図に示すようにダイオードD1,D2の極性を逆
にすると、第２図に示すように負の全波整流出力信号e
0(-)が得られることはいうまでもない。
なお、抵抗R1は第１の演算増幅器A1の出力電流を引き込
み演算増幅器の動作を安定化するものであって、実際
上、数10KΩから数100KΩの任意の抵抗値とすればよ
い。
み演算増幅器の動作を安定化するものであって、実際
上、数10KΩから数100KΩの任意の抵抗値とすればよ
い。
以上説明したように、本考案の全波整流回路は、利得を
変化することができるような従来の全波整流回路と比較
して、抵抗素子数を少なくすることができ、IC化したと
きもチップ面積を減少し、コストダウンを計ることがで
きる。
変化することができるような従来の全波整流回路と比較
して、抵抗素子数を少なくすることができ、IC化したと
きもチップ面積を減少し、コストダウンを計ることがで
きる。
又、正確な全波整流回路とするために必要とされる精度
の高い高価な抵抗は、３本（R2,R3,R4）であればよいか
ら、回路のコストダウンをさらに促進することができる
という効果がある。
の高い高価な抵抗は、３本（R2,R3,R4）であればよいか
ら、回路のコストダウンをさらに促進することができる
という効果がある。
第１図は本考案の一実施例を示す全波整流回路図、第２
図は入力信号及び出力信号の波形図、第３図は本考案の
他の実施例を示す全波整流回路図、第４図は従来の全波
整流回路の結線図である。 図中、A1は第１の演算増幅器、A2は第２の演算増幅器、
D1,D2はダイオード、einは入力信号、e0は出力信号を示
す。
図は入力信号及び出力信号の波形図、第３図は本考案の
他の実施例を示す全波整流回路図、第４図は従来の全波
整流回路の結線図である。 図中、A1は第１の演算増幅器、A2は第２の演算増幅器、
D1,D2はダイオード、einは入力信号、e0は出力信号を示
す。
Claims (1)
- 【請求項１】入力信号が正相入力端子に供給され、その
出力信号が第１のダイオードを介してその逆相入力端子
に供給されている第１の演算増幅器と，前記第１の演算
増幅器の出力端子が前記第１のダイオードと逆の整流特
性を有する第２のダイオードを介して正相入力端子に接
続され、かつ、前記第１の演算増幅器の逆相入力端子が
第１の抵抗を介して逆相入力端子に接続されている第２
の演算増幅器と，前記第２の演算増幅器の出力端子と逆
相入力端子を結合している第２の抵抗と，前記第２の演
算増幅器の逆相入力端子，及び正相入力端子をそれぞれ
接地する第3,及び第４の抵抗を備えていることを特徴と
する全波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184888U JPH079107Y2 (ja) | 1988-03-31 | 1988-03-31 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184888U JPH079107Y2 (ja) | 1988-03-31 | 1988-03-31 | 全波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01146168U JPH01146168U (ja) | 1989-10-09 |
| JPH079107Y2 true JPH079107Y2 (ja) | 1995-03-06 |
Family
ID=31268274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4184888U Expired - Lifetime JPH079107Y2 (ja) | 1988-03-31 | 1988-03-31 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079107Y2 (ja) |
-
1988
- 1988-03-31 JP JP4184888U patent/JPH079107Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01146168U (ja) | 1989-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0028454B1 (en) | Full wave rectifier | |
| GB2108791A (en) | A signal rectifier circuit with attack time changeable in response to input signal level | |
| US4187537A (en) | Full-wave rectifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS59212780A (ja) | レベル検出回路 | |
| JP2542311Y2 (ja) | 電圧検出器 | |
| JPS6359197B2 (ja) | ||
| JPS63283214A (ja) | 高周波検出回路 | |
| JPH0159812B2 (ja) | ||
| JPH0310243B2 (ja) | ||
| RU2093842C1 (ru) | Измерительный преобразователь переменного тока в постоянный (варианты) | |
| JPS6240951B2 (ja) | ||
| JP2529354B2 (ja) | 電圧変換回路 | |
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| JPH0648984Y2 (ja) | 電圧リミッタ回路 | |
| JPH0785093B2 (ja) | 交流実効値−直流変換回路 | |
| JPH053989Y2 (ja) | ||
| JPS5912803Y2 (ja) | 温度補償付検波装置 | |
| JPH0518707Y2 (ja) | ||
| JPS6267466A (ja) | 増幅器の出力表示回路 | |
| JPH0538577U (ja) | 電圧又は電流測定装置 | |
| JPS6118457Y2 (ja) | ||
| JPH0216112B2 (ja) | ||
| JPS61269076A (ja) | 整流回路 | |
| JPS62241406A (ja) | レベル検出回路 |