JPH0336093Y2 - - Google Patents
Info
- Publication number
- JPH0336093Y2 JPH0336093Y2 JP13140682U JP13140682U JPH0336093Y2 JP H0336093 Y2 JPH0336093 Y2 JP H0336093Y2 JP 13140682 U JP13140682 U JP 13140682U JP 13140682 U JP13140682 U JP 13140682U JP H0336093 Y2 JPH0336093 Y2 JP H0336093Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- operational amplifier
- output
- circuit
- average value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
Description
【考案の詳細な説明】
本考案は平均値整流装置に関し、入力インピー
ダンスが高く、かつ最大出力を取り出すことので
きる平均値整流装置を提供することを目的とす
る。
ダンスが高く、かつ最大出力を取り出すことので
きる平均値整流装置を提供することを目的とす
る。
一般に、平均値整流装置は第１図に示す如く直
流成分をカツトする為に入力回路にキヤパシタ
C1を接続し、信号を増幅する場合にはそのキヤ
パシタの出力側に増幅器Ａを接続するようにして
いる。この場合、増幅器Ａの動作中心電位を規定
する為には抵抗Ｒを接続するが、この抵抗により
増幅器Ａの入力インピーダンスが低下してしまう
欠点がある。
流成分をカツトする為に入力回路にキヤパシタ
C1を接続し、信号を増幅する場合にはそのキヤ
パシタの出力側に増幅器Ａを接続するようにして
いる。この場合、増幅器Ａの動作中心電位を規定
する為には抵抗Ｒを接続するが、この抵抗により
増幅器Ａの入力インピーダンスが低下してしまう
欠点がある。
本考案はこのような点にかんがみてなされたも
ので、入力インピーダンスが高く、かつ電源電圧
の有効利用を計ることにより最大無歪出力を取り
出すことのできる平均値整流装置を実現したもの
である。
ので、入力インピーダンスが高く、かつ電源電圧
の有効利用を計ることにより最大無歪出力を取り
出すことのできる平均値整流装置を実現したもの
である。
第２図は本考案装置の一実施例の回路図であ
る。第１図において、BSはブートストラツプ回
路、FLは平均値整流回路である。ブートストラ
ツプ回路BSにおいて、OP−１は演算増幅器で、
その（−）入力端子と出力端子間が接続されてボ
ルテージフオロワが構成されると共に、信号入力
端子INとOP−１の（＋）との間にキヤパシタC1
が接続されている。また、このOP−１の（＋）
入力端子に抵抗R1の一端が接続され、抵抗R1の
他端はブートストラツプ用キヤパシタC2を介し
てOP−１の出力端子に接属されている。V+と
V-はそれぞれ正、負の電圧源、R2，R3は抵抗素
子で、両抵抗は直列に接続され、その接続点にキ
ヤパシタC2と抵抗R1の接続点ａが接続されてい
る。
る。第１図において、BSはブートストラツプ回
路、FLは平均値整流回路である。ブートストラ
ツプ回路BSにおいて、OP−１は演算増幅器で、
その（−）入力端子と出力端子間が接続されてボ
ルテージフオロワが構成されると共に、信号入力
端子INとOP−１の（＋）との間にキヤパシタC1
が接続されている。また、このOP−１の（＋）
入力端子に抵抗R1の一端が接続され、抵抗R1の
他端はブートストラツプ用キヤパシタC2を介し
てOP−１の出力端子に接属されている。V+と
V-はそれぞれ正、負の電圧源、R2，R3は抵抗素
子で、両抵抗は直列に接続され、その接続点にキ
ヤパシタC2と抵抗R1の接続点ａが接続されてい
る。
平均値整流回路FLにおいて、OP−２は演算増
幅器、D1，D2はダイオード、R4，R5は抵抗素
子、C3，C4はキヤパシタ、OUTは出力端子であ
る。前記ブートストラツプ回路BSを構成する演
算増幅器OP−１の出力端子はキヤパシタC3と抵
抗R4の直列回路を介してOP2の（−）入力端子に
接続されている。OP2の（−）入力端と出力端子
との間にはダイオードD1が接続され、OP2の出力
端はダイオードD2を介して出力端子OUTに接続
されている。又、OP−２の（−）とダイオード
D2の出力端間にはキヤパシタC4と帰還抵抗R5の
並列回路が接続されている。
幅器、D1，D2はダイオード、R4，R5は抵抗素
子、C3，C4はキヤパシタ、OUTは出力端子であ
る。前記ブートストラツプ回路BSを構成する演
算増幅器OP−１の出力端子はキヤパシタC3と抵
抗R4の直列回路を介してOP2の（−）入力端子に
接続されている。OP2の（−）入力端と出力端子
との間にはダイオードD1が接続され、OP2の出力
端はダイオードD2を介して出力端子OUTに接続
されている。又、OP−２の（−）とダイオード
D2の出力端間にはキヤパシタC4と帰還抵抗R5の
並列回路が接続されている。
このような本考案装置に係る平均値整流装置の
動作を説明すると次の如くなる。入力端子INよ
り印加される入力信号VioはキヤパシタC1によつ
てその直流成分がカツトされ、ブートストラツプ
回路BSを構成する演算増幅器OP−１に加えられ
る。この場合、OP1の電源電圧として抵抗R2，
R3を介して正、負の電圧V+，V-が加えられてい
るので、OP−１の動作中心電圧はR2とR3により
定まり、V+，V-の絶対値が等しくR2＝R3のとき
はOP−１は正、負電圧の中心で動作する。この
ように演算増幅器OP1の電源電圧が定められてい
るブートストラツプ回路BSは、公知のようにキ
ヤパシタC2によつてブートストラツプがかけら
れ、入力インピーダンスが高いものとなつてい
る。ブートストラツプ回路BSの出力は平均値整
流回路FLを構成する演算増幅器OP−２に加えら
れる。この平均値整流回路は公知のもので、ダイ
オードD1，D2によりブートストラツプBSを通過
する入力信号Vin′が半波整流され、帰還抵抗R5
に並列にキヤパシタC4が挿入接続されているこ
とにより、OP−２の出力電圧V0は入力信号
Vin′の平均値整流されたものとなる。この平均値
整流出力電圧V0は出力端子OUTより取り出され
る。
動作を説明すると次の如くなる。入力端子INよ
り印加される入力信号VioはキヤパシタC1によつ
てその直流成分がカツトされ、ブートストラツプ
回路BSを構成する演算増幅器OP−１に加えられ
る。この場合、OP1の電源電圧として抵抗R2，
R3を介して正、負の電圧V+，V-が加えられてい
るので、OP−１の動作中心電圧はR2とR3により
定まり、V+，V-の絶対値が等しくR2＝R3のとき
はOP−１は正、負電圧の中心で動作する。この
ように演算増幅器OP1の電源電圧が定められてい
るブートストラツプ回路BSは、公知のようにキ
ヤパシタC2によつてブートストラツプがかけら
れ、入力インピーダンスが高いものとなつてい
る。ブートストラツプ回路BSの出力は平均値整
流回路FLを構成する演算増幅器OP−２に加えら
れる。この平均値整流回路は公知のもので、ダイ
オードD1，D2によりブートストラツプBSを通過
する入力信号Vin′が半波整流され、帰還抵抗R5
に並列にキヤパシタC4が挿入接続されているこ
とにより、OP−２の出力電圧V0は入力信号
Vin′の平均値整流されたものとなる。この平均値
整流出力電圧V0は出力端子OUTより取り出され
る。
このような本考案に係る平均値整流装置におい
ては、ブートストラツプ回路BSにより入力信号
Vinがブートストラツプがかかつているので高入
力インピーダンスとなつており、しかも演算増幅
器OP−１の動作中心電圧が抵抗R2とR3の比によ
り電源電圧の中心に出来るので、より大きな入力
電圧まで歪むことなく機能するものとなる。この
ように動作する演算増幅器OP−１の出力が平均
値整流機能を有する演算増幅器OP−２に加えら
れる。したがつて、本考案の装置においては入力
インピーダンスが高く、かつ電源電圧の有効利用
に伴う最大出力を増大させることのできる平均値
整流装置を得ることができる。このように、本考
案の装置においては演算増幅器OP−２の出力ス
イングが小さくなるので、そのぶん電源電圧V±
が低くても動作する特徴がある。
ては、ブートストラツプ回路BSにより入力信号
Vinがブートストラツプがかかつているので高入
力インピーダンスとなつており、しかも演算増幅
器OP−１の動作中心電圧が抵抗R2とR3の比によ
り電源電圧の中心に出来るので、より大きな入力
電圧まで歪むことなく機能するものとなる。この
ように動作する演算増幅器OP−１の出力が平均
値整流機能を有する演算増幅器OP−２に加えら
れる。したがつて、本考案の装置においては入力
インピーダンスが高く、かつ電源電圧の有効利用
に伴う最大出力を増大させることのできる平均値
整流装置を得ることができる。このように、本考
案の装置においては演算増幅器OP−２の出力ス
イングが小さくなるので、そのぶん電源電圧V±
が低くても動作する特徴がある。
第３図は本考案に係る他の実施例の構成図であ
る。第３図においては平均値整流装置を構成する
演算増幅器OP−２の出力を抵抗R3とR2の直列回
路を介してコモンCOMに接続すると共に、抵抗
R2とR3の接続点をブートストラツプ回路BSの抵
抗R1とキヤパシタC2の接続点ａに接続するよう
にしたものである。コモンCOMに対して、出力
電圧V0を正方向にレベルシフトしたい場合があ
るが、そのような場合第３図の如く接続すると
Vin∝V0の増加に合せて演算増幅器OP−１のレ
ベルシフトが行われる。この第３図の回路におい
ては、Vin０ではレベルシフトがなく、キヤパ
シタC3のリーク電流ｉが無くなるので、Vinが零
に近いところで精度が改善される利点がある。
る。第３図においては平均値整流装置を構成する
演算増幅器OP−２の出力を抵抗R3とR2の直列回
路を介してコモンCOMに接続すると共に、抵抗
R2とR3の接続点をブートストラツプ回路BSの抵
抗R1とキヤパシタC2の接続点ａに接続するよう
にしたものである。コモンCOMに対して、出力
電圧V0を正方向にレベルシフトしたい場合があ
るが、そのような場合第３図の如く接続すると
Vin∝V0の増加に合せて演算増幅器OP−１のレ
ベルシフトが行われる。この第３図の回路におい
ては、Vin０ではレベルシフトがなく、キヤパ
シタC3のリーク電流ｉが無くなるので、Vinが零
に近いところで精度が改善される利点がある。
なお、第２図、第３図において、ダイオード
D1，D2の接続方向を逆にすれば、出力電圧V0は
負の極性となる。
D1，D2の接続方向を逆にすれば、出力電圧V0は
負の極性となる。
以上の如く、本考案によれば入力インピーダン
スが高く、かつ最大出力を取り出すことのできる
平均値整流装置を簡単な構成によつて得ることが
できる。
スが高く、かつ最大出力を取り出すことのできる
平均値整流装置を簡単な構成によつて得ることが
できる。
第１図は従来の装置の回路図、第２図および第
３図はそれぞれ本考案装置の実施例の回路図であ
る。 BS……ブートストラツプ回路、C2……ブート
ストラツプ用キヤパシタ、FL……平均値整流回
路。
３図はそれぞれ本考案装置の実施例の回路図であ
る。 BS……ブートストラツプ回路、C2……ブート
ストラツプ用キヤパシタ、FL……平均値整流回
路。
Claims (1)
- 【実用新案登録請求の範囲】 直流成分カツト用のキヤパシタを介して入力信
号が加えられる演算増幅器の出力端にその一端が
接続されたブートストラツプ用キヤパシタと、こ
のキヤパシタの他端がその接続点に接続されその
抵抗比により前記演算増幅器の動作中心電圧を設
定する一対の抵抗Ｒ２，Ｒ３を有するブートスト
ラツプ回路、および、 このブートストラツプ回路の出力が加えられる
演算増幅器の入、出力端子間と出力端子に夫々接
続されたダイオードＤ１，Ｄ２と、この演算増幅
器の入力端子と前記ダイオードＤ２の他端側との
間に接続された抵抗Ｒ５とキヤパシタＣ４とを有
する平均値整流回路、 を具備した平均値整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13140682U JPS5937891U (ja) | 1982-08-31 | 1982-08-31 | 平均値整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13140682U JPS5937891U (ja) | 1982-08-31 | 1982-08-31 | 平均値整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5937891U JPS5937891U (ja) | 1984-03-09 |
| JPH0336093Y2 true JPH0336093Y2 (ja) | 1991-07-31 |
Family
ID=30297083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13140682U Granted JPS5937891U (ja) | 1982-08-31 | 1982-08-31 | 平均値整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937891U (ja) |
-
1982
- 1982-08-31 JP JP13140682U patent/JPS5937891U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5937891U (ja) | 1984-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4054843A (en) | Amplifier with modulated power supply voltage | |
| US4188586A (en) | Demodulator circuit for chopper amplifier | |
| JPS58162115A (ja) | 自動利得制御増幅回路および補聴器 | |
| US3965435A (en) | Circuit for demodulating an amplitude modulated signal | |
| JPS585594B2 (ja) | 整流回路 | |
| US4613776A (en) | Voltage to current conversion circuit | |
| JPH0155762B2 (ja) | ||
| JPS6338889B2 (ja) | ||
| JPS6168517U (ja) | ||
| JPH0321054Y2 (ja) | ||
| JPH0435966Y2 (ja) | ||
| JPS6041483B2 (ja) | 検波回路 | |
| JPH0216112B2 (ja) | ||
| JPS6345906A (ja) | 増幅回路 | |
| JPH0648984Y2 (ja) | 電圧リミッタ回路 | |
| JPH0338708Y2 (ja) | ||
| JPS5981121U (ja) | 信号振幅調整回路 | |
| JPH0117847Y2 (ja) | ||
| JPH0339941Y2 (ja) | ||
| JPH0518707Y2 (ja) | ||
| JPS58175415U (ja) | センサ−回路 | |
| JPS6193017U (ja) | ||
| JPS61148903A (ja) | 検波回路 | |
| JPH0352671U (ja) | ||
| JPS59104218U (ja) | 電流制限付定電圧電源回路 |