JPH03102700A - バイポーラ技術の２相クロックシフトレジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、２相のクロックシフトレジスタに関するもの
である。

［従来の技術］ そのようなバイボーラシフトレジスタは、例えば、西ド
イツの特許公報ＤＥ−Ａ　３３　０２　２４８号に明ら
かにされている。それにおいては、ｎ段のシフトレジス
タ連鎖は第１のシフトクロックおよび重複しない第２の
シフトクロツクに交互に接続された２０個の直列接続の
基本セルから構成されている。

各ｎシフトレジスタ段は２涸の連続する基本セルによっ
て形成される。重複しないシフトクロックの使用によっ
て、各シフトレジスタ段に転送されるデータは一時的記
憶により段からのデータ転送から時間的に分離される。

２個の重複しないシフトクロックは方形波信号を供給さ
れた差動堆幅器の２個の出力信号からクロツク発生器に
生じる。

使用された基本セルは２重エミツタのｎｐｎ　｝ランジ
スタ対からなる。そのベースおよびコレクタ端子は交差
結合され、２個の付加的エミツタは逆相のデータ信号を
供給する。

［発明の解決すべき課題］ 本発明の目的は、広い周波数の範囲および中間温度特性
を有し、その全内容がラッチクロックによってラッチに
並列に転送され、任意の期間中のデータワードとして利
用可能であるバイボーラ技術の２ト目クロックシフトレ
ジスタを提供することである。

［発明の解決のための手段コ 本発明の２相制御シフトレジスタは、各基本セルの逆相
データ入力は第１の入力端子および第２の人力端子によ
って形成され、それらの端子は第１の導電型の第゛３の
トランジスタおよび第４のトランジスタのエミツタにそ
れぞれ導電的に接続され、それら第３および第４のトラ
ンジスタのコレクタは第１および第２のトランジスタの
コレクタにそれぞれ接続され、 第３のトランジスタのベースおよび第１のトランジスタ
のエミッタ端子は第１のシフトクロックが供給されるｍ
ｌのクロックラインに接続され、第４のトランジスタの
ベースおよび第２のトランジスタのエミッタ端子は供給
される第２のシフトクロック上の第２のクロックライン
に接続され、各基本セルの逆相データ出力は第１の出力
端子および第２の出力端子によって形威され、それらは
第１および第２のトランジスタのコレクタにそれぞれ導
電的に接続され、 データ出力に対して、各シフトレジスタ段はラッチを含
み、それは基本セルおよび出力段を備え、ラッチクロッ
クが供給されることによってラツチクロックラインに接
続されることを特徴とする。

本発明の１つの利点は、単に２個の抵抗の値を変更する
ことにより全体のシフトレジスタ配列が広い周波数範囲
に構成されることが可能であることである。周囲温度は
重複期間にはほとんど影響を及ぼさない。したがって、
シフトレジスタはクロック速度が安全上理由で減少され
る必要なしに広い温度範囲にわたって機能を果たす。別
の利点はレイアウトのステップを踏むことによってなさ
れる。そのレイアウト幾何学は線形的に割合に応じて縮
小されることができる。なぜなら、縮小に応じて高い供
給電圧および寄生的効果の感度のためである。例えば、
シフトレジスタは技術を利用して適切に動作する。４０
ボルトより高いコレクタエミッタ遮断電圧は他の集積装
置に許容できる。

［実施例］ 第１図のブロック図では、２０個の基本セルｚｌ，ｚ２
．ｚ３，ｚ４．．．．，ｚｌ．ｚｉ＋１．．．．．ｚ（
２ｎ−１）．ｚ（２ｎ）は継続に接続される。第１の基
本セルｚｌは逆柑データ対ＤＩ，Ｄｑを供給される。各
基本セルｚ１は静電気でクロツクされた記憶要素、例え
ば交差結合されたトランジスタを有するＲＳフリツプフ
口ツブである。奇数番号の全ての基本セルｚｌ，ｚ３・
．．，・ｚｌ．．．．．ｚ（２ｎ−１）はクロック発生
器ｇによって第１のクロックラインｂｉに供給される第
１のシフトクロツクｃ１に接続されたクロック人力ｔを
有する。

偶数番号の全ての基本セルｚ２．ｚ４，．．．．ｚｉ＋
１．．．．ｚ（２ｎ）はクロック発生器から第２のクロ
ツクラインｂ２に供給される第２のシフトクロツクＣ２
に接続されたクロック入力を有する。クロツク発生器ｇ
の入力は方形波信号Ｔを供給される。

各シフトレジスタ段は１個の奇数番号の基本セルおよび
それに続く１個の偶数番号の基本セルｚｌ．ｚ２．ｚ３
，ｚ４．．．．，ｚｉ，ｚｉ＋１．．．．．ｚ（２ｎ−
１），ｚ（２ｎ）の組合わせによって形成される。その
ため、ｎ段シフトレジスタｓＬｓ２，．．．．ｓｉ，．
．．，ｓｎはシフトレジスタ連鎖ｓｒの２ｎ個の是本セ
ルから形或される。

全クロック周期後、シフトレジスタの全体の内容は１段
だけ転送された。

シフトレジスタ連鎖Ｓ『の各基本セルｚｌは逆相データ
人力ｄ１および逆相データ出力ｏｄを有する。その逆相
データ人力ｄｉを有する次の順番の基本セルｚｆ＋１は
先行する基本セルｚｌの逆相データ出力ｏｄに直接接続
される。奇数番号の各基本セルｚｌ＋１の逆相データ出
力ｏｄはまたラッチクロックＬにより制御されたラッチ
ＩＩＩｌの逆相データ人力ｄｉに供給される。各シフト
レジスタ段ｓｌ，ｓ２．．．．．ｓｍ．．．．．ｓｎは
それぞれのデータ信号ｐ１．ｐ２，．．．，ｐｍ．．．
．，ｌ）ｎが得られる出力段１ａを含む１個のラッチ＋
１．１２．．．．．ｌｍ，Ｉｎを有する。第１図および
第２図では、簡単にするために単一データ相に対する出
力段１ａだけが示されている。逆用データ信号が外部に
結合されるべきであると、出力段１ａは対称に接続され
た第２の出力段によって補足される。

第２図はクロツク発生器ｇおよび１個のｎシフトレジス
タ段ｓＩｇの好ましい実施例の回路図である。

各シフトレジスタ段Ｓ■は直列接続された２個の基本セ
ルｚｉ，ｚｉ＋１およびその基本セルｚ１．ｚｌ＋１後
のものに接続された１個のラッチＩＩ１を含む。全部で
３個のユニットからなるシフトレジスタ段は基本的サブ
回路としてＲＳフリップッフロップを含む。

それは交差結合されるｎｐｎ｝ランジスタ対から構戊さ
れ、すなわち、第１および第２のトランジスタｔｉ，ｔ
２は第１の導電型であり、第３および第４のトランジス
タｔ３，ｔ４もまた第１の導電型である。第１および第
２のトランジスタｔｌ，ｔ２のコレクタは電流バンクＣ
Ｓから給電される。すなわち、ｐｎｐ電流バンクは第２
の導電型の第５および第６のトランジスタｔ５，ｔｅの
形態において２個の電流源を含む。全電流源のトランジ
スタのベース端子は共通のベースリードｂｓを通って相
互接続される。第５のトランジスタｔ５および第６のト
ランジスタｔ６はそれぞれ第１のトランジスタｔ１およ
び第２のトランジスタｔ２のコレクタに給電する。それ
ぞれの電流バンクｅｓからの出力電流は電流バンクの電
流１ｓである。

交差桔合されたトランジスタ対ｔｌ，ｔ２の論理反転は
第３および第４のトランジスタｔ３，ｔ４によって達成
される。そのトランジスタのコレクタはオア機能を実行
させるためにそれぞれ第１のトランジスタ１１および第
２のトランジスタｔ２のコレクタと接続される。第３お
よび第４のトランジスタｔ３．ｔ４のベース端子および
第１および第２のトランジスタｔｌ，ｔ２のエミッタ端
子はクロックラインに接続される。示された基本セルｚ
ｉにおいて、これは基本セルｚｔに供給される第１のシ
フトクロックＣ１が通る第１のクロツクラインｂｔであ
る。

第１のシフトクロックＣ１はｎｐｎスイッチングトラン
ジスタ、すなわち第１の導電型の第ｌＢのトランジスタ
ｔｌＢによって形成される。そのトランジスタのエミッ
タは共通の接地端子Ｍに接続され、そのコレクタは第１
のクロックラインｂｔに接続される。ｎｐｎスイッチン
グトランジスタｔｌ６のベースは方形波信号Ｔからの方
形波の第１の信号Ｃ『によりクロック発生器ｇから駆動
される。したがって、第１のクロックラインｂｌはｎｐ
ｎスイッチングトランジスタｔｔｅのオン周期中に低い
インピーダンス流路を通って接地端子Ｍの電位に接続さ
れる。第１のクロックラインｂ１はｎｐｎスイッチング
トランジスタ１１Ｂのオフ周期中に不活性な「浮遊状態
」にある。第３図では、この「浮遊状態」において、電
流バンクからの電流１ｓはなお第１のクロックラインｂ
１に流れることを示す。すなわち、第１および第３のト
ランジスタｔｌ．，１３のペースエミッタ流路を通って
流れることを示す。それぞれの基本セルは「浮遊状態」
中にそこからデータを受ける。ｎｐｎスイッチングトラ
ンジスタｔｌＢが入っているとき、基本セルのデータの
内容は一定して、基本セルは「ラッチされた状態」であ
る。

第２図の基本セルの逆相データ人力ｄｉは第３および第
４のトランジスタｔ３，１４のエミッタによって形威さ
れる。そのトランジスタのエミッタはそれぞれ第１の人
力端子１１および第２の人力端子Ｉ２に接続される。第
１および第２の入力端子ＩＩ，ｉ２はそれぞれ第１のデ
ータ人力信号Ｄ１および第２の（逆相）データ入力信号
Ｄ２を供給される。基本セルの逆相データ出力ｏｄは第
１の出力端子ｏ１および第２の出力端子ｏ２によって形
威される。第１の出力端子ｏ１は第１および第３のトラ
ンジスタｔｔ，ｔ３のコレクタに、また第２の出力端子
ｏ２は第２および第４のトランジスタｔ２．ｔ４のコレ
クタに接続される。第１および第２の出力端子ｏｆ，ｏ
２はそれぞれ基本セルｚｉの第３のデータ出力信号Ｄ３
および第４の逆用データ出力信号Ｄ４を供給する。

第２図において、基本セルｚｉの第１および第２の出力
端子ｏ１．ｏ２はこの基本セルｚｌ＋１を駆動するため
の関連するトランジスタ１３．１４のエミッタに接続さ
れる後続する基本セルの入力端子＋３．ｉ４と同一であ
る。この基本セルｚｉ＋１のシフトクロックは第２のク
ロックラインｂ２上でシフトクロックに供給される。そ
れは付加的なｎｐｎスイッチングトランジスタ、すなわ
ち第１の導電型の第ｌ７のトランジスタｔｌ７により第
１のシフトクロックｃｌで重複しないように逆相に制御
され、したがって、第２のシフトクロックＣ２を形成す
る。第１７のトランジスタのベースはクロック発生器ｇ
に生じる第２の信号ｃ２２によって駆動される。

この基本セルｚ　Ｉ　”　ｌ　ｓすなわち偶数番号のセ
ルの逆相データ出力ｏｄは第３および第４の出力端子ｏ
３　，　ｏ４によって形成される。それらは後続するシ
フトレジスタ段用にそれぞれ第５のデータ出力信号Ｄ５
および第６の逆相データ出力信号Ｄ６を供給する。

第２図において、第３および第４の出力端子ｏ３　．　
ｏ４はそれぞれラッチの逆相データ人力旧の第５の端子
Ｉ５および第６の端子ｉ６と同一である。

ラッチＩｎは完全な基本セルｚ１および供給されるため
のデータ信号Ｐに対する出力段１ａを含む。多くの場合
において、この基本セルｚｉの第２のトランジスタｔ２
゜からの単相信号としてデータ信号Ｐを得るのに十分で
ある。２相表現でのデータ信号Ｐを得るために、ラッチ
ＩＩ１は出力段１ａに関して対称的である第１のトラン
ジスタｔ１における付加的な出力段により補足されなけ
ればならない。

ラッチＩＩ１における基本セルｚｔの第２のトランジス
タ１２’　は２重エミッタのトランジスタである。

付加的なエミッタｅｚは第１の導電型の第７のトランジ
スタのベースに接続される。そのエミッタはクロックラ
イン、すなわちラッチ１ｍのラうチクロックラインｂ３
に接続される。この第７のトランジスタｔ７のコレクタ
はデータ信号Ｐが得られるラッチ出力端子ｏ１に結合さ
れる。第７のトランジスタｔ７のベース電流は第２の導
電型の第８のトランジスタｔ８のコレクタ電流である。

そのベースは電流バンクｅＳの第５および第６のトラン
ジスタｔ５．ｔ６と並列に共通のベースリードｂｓに結
合される。レイアウトにおいて、第８のトランジスタｔ
８のコレクタの実効的寸法はそのコレクタ７１ｆＥが電
流バンクからの電流Ｉｓの約１／８であるように選択さ
れる。

これは任意の場合において第７のトランジスタｔ７のベ
ースを駆動するのに十分である。電流はまたエミッタネ
ガティブフィードバックなどのその他の手段によって減
少させることが可能である。したがって、出力段１ａは
第７のおよび第８のトランジスタｔ７，ｔｓと基本セル
ｚｌの第２のトランジスタｔ２゜の付加的なエミッタｅ
ｚから構成される。

ラッチクロックＬを伝送する第３のクロックラインｂ３
は第３のｎｐｎスイッチングトランジスタ、すなわち第
１の導電型の第ｌＯのトランジスタ１１０によって制御
される。そのベースはラッチ信号Ｌ′を供給される。許
容相中、ラッチクロツクＬ′は第２のシフトクロックＣ
２で重複しない反対位相にしなければならない。したが
って、それは第１のシフトクロックＣ１と同期または一
致することが可能である。

第２図のクロソク発生器は差動増幅器ｄｖおよびサブ回
路によって逆相方形波信号Ｔから２個の逆相シフトクロ
ックｃｌ，ｃ２を得る。差動増幅器ｄｖはｐｎｐ｝ラン
ジスタ対、すなわち第２の導電型の第１１および第１２
のトランジスタｉｌｌ，１１２を含む。

その共通のエミッタ端子は定電流源ｖｒ，ｒｅ．ｔｌ３
から供給される。その定電流源はそれぞれエミッタ抵抗
ｒｅおよび基準電圧源ｖｒを通って正供給電圧Ｕに接続
されたエミッタおよびベースを有する第２の導電型の第
１３のトランジスタ１１３から構戊される。例えば、基
！′ｆＩ電圧源ｖｒは予め決められた温度特性を有する
既知のバンドギャップ回路の１つである。そのため、定
電流源の出力電流１ｄは温度に無関係なる。

方形波信号Ｔは定電流源の出力電流１ｔｌを生じさせる
。それは差動増幅器ｄｖを通って分割される。

すなわち、第１１および第１２のトランジスタｔ１１，
ｔｌ２により第１の差動電流１ｄｌおよび第２の差動電
流１ｄ２に分割する。この分割は第５図において差動電
圧Ｕｄの関数として示されている。

最も簡単な場合において、（別に図示する必要のない）
逆相クロツク信号を発生させるために、第１１および第
１２のトランジスタｔｌｌ．ｔｌ２のコレクタｋｌ，ｋ
２は負荷抵抗を通って接地端子Ｍに接続される。それら
はまたそれぞれ第１６および第１７のトランジスタ１１
８，１１７　、すなわち２個のシフトクロックｃｌ．ｃ
２に対する２個のｎｐｎスイッチングトランジスタのベ
ースに接続される。２個の負荷抵抗の値は２個のシフト
クロツクｃＬ．ｃ２の重複しない時間を決めるが、また
ｎｐｎスイッチングトランジスタのデブレション時間で
ある。電流が流れているとき、コレクタｋｌはその負荷
抵抗を横切って第１６のトランジスタのベースエミヅタ
しきい値電圧、・例えば約０．６ボルトよりも大きい電
圧降下を生じさせる。このトランジスタはオンに切替え
られ、第１のクロックラインｂ１は低インピーダンス路
を通って接地端子Ｍの電位にほぼ接続される。

この配置の欠点はｎｐｎスイッチングトランジスタのベ
ースエミッタしきい値が温度依存性であることである。

ゆえに、重複しない範囲すなわち時間はまた温度に無関
係である。

本発明にしたがって、この欠点は第１の導電型の２個の
ダイオードに接続されたトランジスタ、すなわち第ｌ４
および第１５のトランジスタｔｔ４．ｔｔ５によって解
決される。第２図の実施例において、第１４のトランジ
スタｔｌ４の共通のベースコレクタ端子は第１の抵抗ｒ
ｌを通って第１１のトランジスタ１１１のコレクタｋｌ
に接続される。さらに、共通のベースコレクタ端子は一
定のバイアス電流１ｖをダイオードに供給する第１のバ
イアス電流源ｑｔを通って正供給電圧Ｕに接続される。

第ｌ４のトランジスタのエミッタは接地端子Ｍに接続さ
れる。同様に、第１５のトランジスタの共通ベースコレ
クタ端子は第２の抵抗ｒ２を通って第１２のトランジス
タのコレクタｋ２に接続され、第１のバイアス電流源ｑ
ｔからのバイアス電流１ｖに等しい一定のバイアス電流
１ｖで第２のバイアス電流源ｑ２を通って供給される。

バイアス電流１ｖは約ｌＯ〜１．０００の係数だけ電流
源１ｄからの定電流よりも少ない。定電流源からの定電
流］ｄはその値が２個のｎｐｎスイッチングトランジス
タｔｌＧ，ｔｌ７のいずれかに必要なベース電流１ｂの
値に対して約２〜５倍であるように選択される。必要な
ベース電流Ｉｔ）はシフトレジスタ段の数ｎと、電流バ
ンクからの電流値ＩＳと、スイッチを切替えたモードの
ＤＣ利得Ｂのｎ番号から下記の式にしたがって導かれる
。

Ｉ　ｂ−２ｎ　ｆ　ｓ／Ｂ， したがって、電流源からの定電流］ｄは下記の規則によ
って選択される。

４　ｎ　Ｉ　ｓ　／　Ｂ≦ｌｄ≦ｉｏｎｌｓ／Ｂバイア
ス電流！■は２個のｎｐｎスイッチングトランジスタｔ
ｔｅ，ｔｔ７のベースエミッタしきい値電圧よりわずか
に低い値で第１４および第１５のトランジスタｔｉ４．
ｔｔ５のダイオード電圧を保つ。ダイオード電圧および
ｎｐｎスイッチングトランジスタのベースエミッタしき
い値電圧の温度依存はほぼ等しい。良く知られているよ
うに、この差動電圧の温度係数は１ケルビン温度当り１
ミル当りわずか３．３である。この値は基準電圧源ｖｒ
の適当な調節によってさらに改善されることができる。

ダイオードおよび低い値の抵抗ｒｆ　，　ｒ２の使用は
それらのペースエミッタ流路が非常に高いインピーダン
スからなる遮断領域において２個のｎｐｎスイッチング
トランジスタｔｌＧ．ｔｌ７でのミラー効果を減少させ
る追加的な利点を有する。低い値の負荷抵抗およびスイ
ングの減少もまたこの増幅器の不利なミラー効果を減少
させることによって差動増幅器ｄｖの高周波数特性に非
常に好ましい効果を有する。第２図では、電流バンクＣ
Ｓはダイオードとして接続された第２の導電型の第９の
トランジスタｔ９に簡単に接続される。その共通ベース
コレクタ端子は全ての電流バンクｅＳの共通ベースリー
ドｂｓおよび一連の抵抗『Ｖを通って接地端子Ｍの両者
に接続される。

第３図はデータをセルに転送しているときの基本セルの
電流路を示す。これは関連するクロックラインが浮遊状
態にあり、シフトクロックが高い電圧水準にある状態で
ある。したがって、例えば、第１のクロックラインｂｌ
は浮遊状態にあり、第１の人力端子１ｌは接地端子Ｍの
方向においてこの端子の電位をする入力端子に供給され
るデータ人力信号を有する。ゆえに、データ電流＋ｐは
この端子で流れる。第２の入力端子Ｉ２は逆相データ入
力信号を供給される。そのため、この端子は使用不可能
である。データ電流１ｐは第１および第２のトランジス
タｔｌ，１２からなるフリップフロップを所望される論
理状態にさせる。

電流バンクｅｓから第１および第３のトランジスタｔｉ
．ｔａのコレクタに供給された電流は第１の電流バンク
からの電流Ｉ１である。その電流１１はその電流＋１１
が第１のトランジスタ１１のコレクタを通って流れる第
１の成分電流ＩＨおよび第３のトランジスタｔ３のコレ
クタを通って流れる第２の成分電流１１３に分割される
。第１の或分電流Ｉｌｌは第１のトランジスタｔｌのコ
レクタエミッタ流路を通つて第１のクロックラインｂｔ
に流れ、そこから第３のトランジスタｔ３のペースエミ
ッタ流路を通って第１の入力端子Ｉ１に流れる。第２の
成分電流＋１３は第３のトランジスタｔ３のコレクタエ
ミッタ流路を通って直接第１の入力端子１１に流れる。

上記の仮定した状態において、第２および第４のトラン
ジスタｔ２．ｔ４はオフであり、そのトランジスタのコ
レクタに供給される第２の電流バンクからの電流Ｉ２は
そのトランジスタによって受けられることができない。

したがって、第２の電流バンクからの電流１２は第１の
トランジスタｔｌのペースエミッタ流路を通って第１の
クロヅクラインｂ１に流れ、そこから第３のトランジス
タｔ３のペースエミッタ流路を通って第１の人力端子１
ｌに流れる。

第４図はクロックラインが関連するｎｐｎスイッチング
トランジスタによって切替えられる状態を示す。すなわ
ち、それはほとんど接地端子Ｍの電位で行われる。この
形態において、上記の基本セル（第４図には示されてい
ない）は不活動であるので、２個の入力端子１１．．１
２に接続された２個のデータラインを通って電流は流れ
ない。したがって、第１の電流バンクの電流Ｉ１は第１
のトランジスタｔｉの導電状態のコレクタエミッタ流路
を通って第１のクロックラインｂ１に流れる。第２の電
流バンクの電流Ｉ２は第１のトランジスタ１１のべ−ス
エミッタ流路を通って第１のクロックラインｂｔに流れ
る。第１のクロックラインｂ１の全電流１ｇは示されて
いないｎｐｎスイッチングトランジスタにより接地端子
Ｍに切替えられる。

第５図はクロック発生器ｇにおける２相クロックの発生
を説明するためにいくつかの信号の波形を示す。差動信
号υｄは増幅器ｄｖで実効的な差動電圧を示し、方形波
信号Ｔに相当する。第５図ａ）では、この差動電圧Ｕｄ
が有限時間中に１つの状態から別の状態に変化させるこ
とを示している。

第５図のｂ）は定電流源の電流１ｄが差動電圧Ｕｄの関
数として第１のおよび第２の成分ＩＳｍｌｄｌ，Ｉｄ２
に分割される状態を示す。直線はバイボーラの差動増幅
器における既知の電流分割に相当する。

第５図ｂ）はまたそれぞれの成分電流がその抵抗ダイオ
ード流路ｒｌ，ｔｌ４；ｒ２．ｔｌ５を横切って大きな
電圧降下を生成するのに十分であるときのしきい値電流
Ｉｔを示す。後続するｎｐｎスイッチングトランジスタ
はオンに切替えられる。したがって、重複しない範囲は
このしきい値電流１ｔの適当な選択によって変化される
ことができる。差動電圧Ｕｄと、２個の成分電流１ｄｌ
，Ｉｄ２と、しきい値電流Ｉｔが一定を保つように、回
路が設計されると、重複しない範囲はまた変化しない。

重複しない範囲は差動電圧Ｕｄのエッジ急峻性に依存す
る。エッジの期間が短いほど、重複しない範囲は小さい
。

第５図のＣ）およびｄ）は差動電圧Ｌｌｄの関数として
それぞれ第１および第２のシフトクロックの電圧水準を
示す。それぞれのスイッチの切替え点はしきい値電流Ｉ
ｔおよび第１または第２の成分電流１ｄｌ．Ｉｄ２の交
点によって決定される。例えば、第１の時間間隔ｕ１で
は第２のシフトクロックｃ２のみが高い電位において浮
遊状態である。重複しない範囲である第２の時間間隔ｕ
２ではシフトクロックｃｌ．ｅ２の両者が低い電位、す
なわちラッチされた状態である。第３の時間間隔ｕ３で
は第１のシフトクロックｃ１のみが高い電位、すなわち
浮遊状態である。

第６図では、ｎｐｎ｝ランジスタのレイアウト、例えば
第１の導電型のトランジスタが略平面図で示されている
。第３図および第４図で示されているように、これらの
トランジスタはＤＣ利得Ｂが数値１に低下する飽和領域
で部分的に動作する。これらのトランジスタの過度の飽
和は寄生的電流の危険性を伴う。寄生電流は埋設層のた
め垂直方向よりもむしろ横方向に流れるので、ベース区
域ｂはコレクタウェルＷと接触するｎ＋型の材料の低イ
ンピーダンス環状区域Ｕによって囲まれる。したがって
、ベース区域Ｕから生じる横方向の電流は遮断され、コ
レクタコンタクトｋｋによって除去される。

第６図の平面図ではエミッタコンタクトｅｋを有する工
．ミッタ区域ｅと、ベースコンタクトｂｋを有するベー
ス区域ｂと、ｐ＋型の材料の絶縁区域１ｚに埋込まれる
コレクタウェルＷを示す。コレクタに対する低いインピ
ーダンスコンタクトはｎ＋型材料の埋設層およびコレク
タウェルＷの表面に埋込まれる環状区域Ｕによって構成
される。第２図の基本セルｚ１および出力段１ａでは、
この環状区域Ｕは飽和化する第１の導電型のトランジス
タの周りでリング状に略図的に示されている。

シフトレジスタはクロック発生器におけるエミッタ抵抗
ｒＱおよび電流バンクＣＳの制御部分における直列接続
の抵抗ｒｖを変化させることによって異なる周波数に簡
単に適応される。それより高いクロツク速度では、スイ
ッチング電流はこれらの抵抗の値を低下させることによ
り増加される。そのため、シフト動作はより急速に終了
する。差動電圧Ｕｄのエッジが十分な急峻であるとき、
重複しない２個のシフトクロックｅｌ．ｃ２は保持され
る。

【図面の簡単な説明】

第１図は重複しない２相クロツクを発生させるためのｎ
個のラッチおよびクロック発生器を有するｎ段シフトレ
ジスタのブロック図である。 第２図はクロック発生器およびｎシフトレジスタ段の１
個の好ましい実施例の回路図である。 第３図はデータをセルに転送しているときの基本セルの
電流路を示す。 第４図はラッチされた形態における基本セルの電流路を
示す。 第５図は２相クロックの発生を説明するための数個の信
号の波形を示す。 第６図は飽和領域のｎｐｎトランジスタレイアウトを略
平而図で示す。 ｋｌ．ｋ２・・・コレクタ、ｔ２゜・・・二重エミッタ
トランジスタ、ｅｒＡ・・・エミッタ、Ｗ・・・コレク
タウェル、ｋｋ・・・コレクタコンタクト、ｂ・・・ベ
ース区域、Ｕ・・・環状区域。

Claims (7)

【特許請求の範囲】
1. （１）エミッタに結合された差動増幅器によって供給さ
   れた方形波信号から第１のシフトクロックおよび第２の
   シフトクロックを駆動するクロック発生器と、 ｎ段シフトレジスタ連鎖は２ｎ直列接続された基本セル
   から構成され、その第１の基本セルから数えられるクロ
   ック入力は第１および第２のシフトクロックによって交
   互に制御され、ｎ個のシフトレジスタ段のそれぞれは奇
   数番号の基本セルおよびそれに続く偶数番号の基本セル
   によって形成され、基本セルは結合されたエミッタとそ
   れぞれ他方のトランジスタのベースおよび電流バンクの
   出力に接続されたコレクタとを有する第１の導電型の第
   １のトランジスタおよび第２のトランジスタを含む２相
   クロックシフトレジスタにおいて、各基本セルの逆相デ
   ータ入力は第１の入力端子および第２の入力端子によっ
   て形成され、それらの端子は第１の導電型の第３のトラ
   ンジスタおよび第４のトランジスタのエミッタにそれぞ
   れ導電的に接続され、それら第３および第４のトランジ
   スタのコレクタは第１および第２のトランジスタのコレ
   クタにそれぞれ接続され、 第３のトランジスタのベースおよび第１のトランジスタ
   のエミッタ端子は第１のシフトクロックが供給される第
   １のクロックラインに接続され、第４のトランジスタの
   ベースおよび第２のトランジスタのエミッタ端子は第２
   のシフトクロックが供給される第２のクロックラインに
   接続され、各基本セルの逆相データ出力は第１の出力端
   子および第２の出力端子によって形成され、それらは第
   １および第２のトランジスタのコレクタにそれぞれ導電
   的に接続され、 データ出力に対して、各シフトレジスタ段はラッチを含
   み、それは基本セルおよび出力段を備え、ラッチクロッ
   クが供給されることによってラッチクロックラインに接
   続されることを特徴とする２相制御シフトレジスタ。
2. （２）クロック発生器における差動増幅器は第２の導電
   型の第１１および第１２のトランジスタから構成される
   エミッタに結合されたトランジスタ対であり、それらの
   共通エミッタ端子は電流源によって正供給電圧から得ら
   れた一定の電流を供給されそのベース端子は方形波信号
   に応じて差動電圧を供給され、 第１１および第１２のトランジスタのコレクタは第１の
   抵抗および第１のダイオードの直列接続と、第２の抵抗
   および第２のダイオードの直列接続とによって、それぞ
   れ共通基準電位および接地端子に接続され、 第１および第２のダイオードは第１の導電型の第１４お
   よび第１５のトランジスタによってそれぞれ形成され、
   それらの共通コレクタベース端子は第１および第２のバ
   イアス電流源からそれぞれ供給され、バイアス電流は電
   流源からの前記定電流より係数１０〜１．０００だけ少
   なく、 第１１および第１２のトランジスタのコレクタは第１の
   導電型の第１６および第１７のトランジスタのベースに
   接続され、それらのコレクタは第１のおよび第２のクロ
   ックラインにそれぞれ接続され、第１６および第１７の
   トランジスタのエミッタは接地端子に接続されることを
   特徴とする請求項１記載のシフトレジスタ。
3. （３）ラッチにおける基本セルの第２のトランジスタは
   その付加的なエミッタに接続された出力段を有する二重
   エミッタトランジスタであり、出力段は第１の導電型の
   第７のトランジスタおよび第２の導電型の第８のトラン
   ジスタを含み、第７のトランジスタのベースは付加的な
   エミッタに接続され、 第７のトランジスタのエミッタはラッチクロックライン
   に、またコレクタはラッチの出力端子に接続され、 第８のトランジスタは電流バンクの共通ベースリードに
   接続されたベースと、正供給電圧に接続されたエミッタ
   と、第７のトランジスタのベースに接続されたコレクタ
   を有することを特徴とする請求項１記載のシフトレジス
   タ。
4. （４）第８のトランジスタのコレクタ電流は各出力端子
   における電流バンクからの定電流の約１／５であること
   を特徴とする請求項３記載のシフトレジスタ。
5. （５）飽和された第１の導電型のトランジスタでは、ベ
   ース区域はｎ＾＋型材料の環状区域によって囲まれ、そ
   の区域は横方向区域としてコレクタウェルの表面に埋込
   まれ、それぞれのコレクタコンタクトを含むことを特徴
   とする請求項１記載のシフトレジスタ。
6. （６）定電流源の電流および電流バンクからの電流は以
   下の規則にしたがって調節され、 ４ｎｌｓ／Ｂ≦ｌｄ≦１０ｎｌｓ／Ｂ それにおいて、“Ｂ”はスイッチモードにおける第１５
   および第１６のトランジスタのＤＣ利得であることを特
   徴とする請求項２記載のシフトレジスタ。
7. （７）差動増幅器の定電流源は第２の導電型の第１３の
   トランジスタを含み、そのトランジスタは電流源として
   動作し、エミッタ抵抗を通って正供給電圧に接続された
   エミッタを有し、 第１３のトランジスタのベースは温度補償された基準電
   圧源を通って正供給電圧に接続され、第１３のトランジ
   スタのコレクタは差動増幅器の共通エミッタ端子に接続
   されることを特徴とする請求項２記載のシフトレジスタ
   。