JPS6225287B2 - - Google Patents
Info
- Publication number
- JPS6225287B2 JPS6225287B2 JP55014492A JP1449280A JPS6225287B2 JP S6225287 B2 JPS6225287 B2 JP S6225287B2 JP 55014492 A JP55014492 A JP 55014492A JP 1449280 A JP1449280 A JP 1449280A JP S6225287 B2 JPS6225287 B2 JP S6225287B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、電流反転比を可変することの出来る
電流ミラー回路に関するもので、特にラジオ受信
機の電界強度表示回路等に用いて好適な電流ミラ
ー回路を提供せんとするものである。
電流ミラー回路に関するもので、特にラジオ受信
機の電界強度表示回路等に用いて好適な電流ミラ
ー回路を提供せんとするものである。
従来、第１図に示す如き電流ミラー回路が公知
である。これは、定電流源１に一定の電流I0を流
すことにより、ダイオード２にも前記電流I0を流
し、前記電流I0に相関する反転電流I1をトランジ
スタ３のコレクタに得るものである。その時ダイ
オード２とトランジスタ３とのエミツタ面積比を
ｌとすることにより、I1＝ｌ・I0となる。（例え
ば、ｌ＝１とすれば、トランジスタ３のコレクタ
電流I1はI0となり、ｌ＝２とすれば、I1は2I0とな
る。）しかして、第１図の電流ミラー回路は、ダ
イオード２の特性とトランジスタ３の特性とを整
合させることにより、ダイオード２に流れる電流
と所定の関係を正確に維持する電流を得ることが
出来るので、特にIC（集積回路）に多用されて
いた。
である。これは、定電流源１に一定の電流I0を流
すことにより、ダイオード２にも前記電流I0を流
し、前記電流I0に相関する反転電流I1をトランジ
スタ３のコレクタに得るものである。その時ダイ
オード２とトランジスタ３とのエミツタ面積比を
ｌとすることにより、I1＝ｌ・I0となる。（例え
ば、ｌ＝１とすれば、トランジスタ３のコレクタ
電流I1はI0となり、ｌ＝２とすれば、I1は2I0とな
る。）しかして、第１図の電流ミラー回路は、ダ
イオード２の特性とトランジスタ３の特性とを整
合させることにより、ダイオード２に流れる電流
と所定の関係を正確に維持する電流を得ることが
出来るので、特にIC（集積回路）に多用されて
いた。
しかしながら、前記第１図の回路は、基準電流
の変化に応じて反転比を変化する必要のある場合
等には使用することが出来ないという欠点を有し
ていた。例えば、ラジオ受信機の電界強度表示回
路においては、電界強度の大きさに応じた信号
（電流）を電界強度表示メータに流す必要がある
が、反転比が一定であると、電界強度と電界強度
表示メータ入力信号との関係が一定となり、適切
な表示を行い得なかつた。
の変化に応じて反転比を変化する必要のある場合
等には使用することが出来ないという欠点を有し
ていた。例えば、ラジオ受信機の電界強度表示回
路においては、電界強度の大きさに応じた信号
（電流）を電界強度表示メータに流す必要がある
が、反転比が一定であると、電界強度と電界強度
表示メータ入力信号との関係が一定となり、適切
な表示を行い得なかつた。
本発明は上述の点に鑑み成されたもので、以下
実施例に基き図面を参照しながら説明する。第２
図は本発明の原理を示すもので、４はエミツタが
電源ライン５に、コレクタが電流出力端子６に接
続された第1PNPトランジスタ、７はベース・エ
ミツタ及びコレクタがそれぞれ前記第１トランジ
スタ４のベース、エミツタ及びコレクタに接続さ
れた第2PNPトランジスタ、８は前記第１トラン
ジスタ４のエミツタ・ベース間に接続された基準
ダイオード、９は該基準ダイオード８と並列接続
されたスイツチ１０とダイオード１１とから成る
直列回路、１２は少なくとも前記基準ダイオード
８に順方向電流を与える為の定電流回路である。
しかして、使用されているダイオード及びトラン
ジスタは、すべてエミツタ面積が等しくなる様に
設定されており、定電流回路１２に流れる電流は
I0に設定されている。
実施例に基き図面を参照しながら説明する。第２
図は本発明の原理を示すもので、４はエミツタが
電源ライン５に、コレクタが電流出力端子６に接
続された第1PNPトランジスタ、７はベース・エ
ミツタ及びコレクタがそれぞれ前記第１トランジ
スタ４のベース、エミツタ及びコレクタに接続さ
れた第2PNPトランジスタ、８は前記第１トラン
ジスタ４のエミツタ・ベース間に接続された基準
ダイオード、９は該基準ダイオード８と並列接続
されたスイツチ１０とダイオード１１とから成る
直列回路、１２は少なくとも前記基準ダイオード
８に順方向電流を与える為の定電流回路である。
しかして、使用されているダイオード及びトラン
ジスタは、すべてエミツタ面積が等しくなる様に
設定されており、定電流回路１２に流れる電流は
I0に設定されている。
いま、スイツチ１０が閉成されているとすれ
ば、第１及び第２トランジスタ４及び７のベー
ス・エミツタ間に２個のダイオード８及び１１が
並列接続されることになり、前記ダイオード８及
び１１には、それぞれＩ０／２の電流が流れる。その 為、第１及び第２トランジスタ４及び７にも、そ
れぞれＩ０／２の電流が流れ、従つて出力端子６にはI0 の出力電流を得ることが出来る。
ば、第１及び第２トランジスタ４及び７のベー
ス・エミツタ間に２個のダイオード８及び１１が
並列接続されることになり、前記ダイオード８及
び１１には、それぞれＩ０／２の電流が流れる。その 為、第１及び第２トランジスタ４及び７にも、そ
れぞれＩ０／２の電流が流れ、従つて出力端子６にはI0 の出力電流を得ることが出来る。
又、スイツチ１０が開放されているとすれば、
第１及び第２トランジスタ４及び７のベース・エ
ミツタ間に基準ダイオード８のみが接続されるこ
とになり、前記基準ダイオード８には定電流回路
１２に流れる電流I0と等しい電流が流れる。その
為第１及び第２トランジスタ４及び７にも、それ
ぞれI0の電流が流れ、従つて出力端子６には2I0の
出力電流を得ることが出来る。それ故、第２図の
電流ミラー回路は、外部からの前記スイツチの制
御により、反転比「１」の電流ミラー回路として
の使用、及び反転比「２」の電流ミラー回路とし
ての使用を行うことが出来る。第２図の電流ミラ
ー回路において、ベース・エミツタ及びコレクタ
がそれぞれ共通接続されたトランジスタをｎ個設
け、かつスイツチとダイオードとの直列回路をｍ
個設け、ｍ個のスイツチを単一の制御信号又は互
いに独立のｍ個の制御信号により制御すれば、複
数の反転比を有する回路として利用出来、その時
の動作原理は、第２図の場合と同様に説明出来
る。
第１及び第２トランジスタ４及び７のベース・エ
ミツタ間に基準ダイオード８のみが接続されるこ
とになり、前記基準ダイオード８には定電流回路
１２に流れる電流I0と等しい電流が流れる。その
為第１及び第２トランジスタ４及び７にも、それ
ぞれI0の電流が流れ、従つて出力端子６には2I0の
出力電流を得ることが出来る。それ故、第２図の
電流ミラー回路は、外部からの前記スイツチの制
御により、反転比「１」の電流ミラー回路として
の使用、及び反転比「２」の電流ミラー回路とし
ての使用を行うことが出来る。第２図の電流ミラ
ー回路において、ベース・エミツタ及びコレクタ
がそれぞれ共通接続されたトランジスタをｎ個設
け、かつスイツチとダイオードとの直列回路をｍ
個設け、ｍ個のスイツチを単一の制御信号又は互
いに独立のｍ個の制御信号により制御すれば、複
数の反転比を有する回路として利用出来、その時
の動作原理は、第２図の場合と同様に説明出来
る。
第３図は、本発明の一実施例を示すもので、１
３はベース・エミツタ、及びコレクタを有する第
１トランジスタ、１４は該第１トランジスタ１３
とベース、エミツタ、及びコレクタが共通接続さ
れた第２トランジスタ、１５はコレクタが入力端
子１６に、ベースがトランジスタ１７のエミツ
タ・ベース路を介して自己のコレクタに接続され
た基準バイアス手段となる第３トランジスタ、１
８は、ベース及びコレクタが前記第３トランジス
タ１５と共通接続されたバイアス手段となる第４
トランジスタ、１９はコレクタ・エミツタ路が電
源２０と前記第４トランジスタ１８のエミツタと
の間に挿入され、ベースが制御入力端子２１に接
続された電子スイツチを構成する第５トランジス
タ、１６は少くとも前記第３トランジスタに順方
向電流を供給する為の電流源が接続される入力端
子、２２は第１及び第２トランジスタ１３及び１
４に流れるコレクタ電流を出力する為の出力端子
である。尚、トランジスタ２３，２４及び２５
は、整合の為のもので、電子スイツチとして動作
する第５トランジスタ１９と同一の特性を有する
ものである。
３はベース・エミツタ、及びコレクタを有する第
１トランジスタ、１４は該第１トランジスタ１３
とベース、エミツタ、及びコレクタが共通接続さ
れた第２トランジスタ、１５はコレクタが入力端
子１６に、ベースがトランジスタ１７のエミツ
タ・ベース路を介して自己のコレクタに接続され
た基準バイアス手段となる第３トランジスタ、１
８は、ベース及びコレクタが前記第３トランジス
タ１５と共通接続されたバイアス手段となる第４
トランジスタ、１９はコレクタ・エミツタ路が電
源２０と前記第４トランジスタ１８のエミツタと
の間に挿入され、ベースが制御入力端子２１に接
続された電子スイツチを構成する第５トランジス
タ、１６は少くとも前記第３トランジスタに順方
向電流を供給する為の電流源が接続される入力端
子、２２は第１及び第２トランジスタ１３及び１
４に流れるコレクタ電流を出力する為の出力端子
である。尚、トランジスタ２３，２４及び２５
は、整合の為のもので、電子スイツチとして動作
する第５トランジスタ１９と同一の特性を有する
ものである。
次に動作を説明する。図示しない電流源によ
り、I0の電流が入力端子１６から流出していると
し、制御入力端子２１に電流が流れていないとす
れば、第５トランジスタ１９は完全導通状態を呈
し、トランジスタ１７の作用により第３及び第４
トランジスタ１５及び１８に等しくＩ０／２の電流が流 れる。その為、第１及び第２トランジスタ１３及
び１４にも等しくＩ０／２の電流が流れ、出力端子２２ にはI0の電流が得られる。従つて、第５トランジ
スタ１９が完全導通状態を呈しているとき、第３
図の電流ミラー回路は、電流反転比「１」の電流
ミラー回路として動作する。
り、I0の電流が入力端子１６から流出していると
し、制御入力端子２１に電流が流れていないとす
れば、第５トランジスタ１９は完全導通状態を呈
し、トランジスタ１７の作用により第３及び第４
トランジスタ１５及び１８に等しくＩ０／２の電流が流 れる。その為、第１及び第２トランジスタ１３及
び１４にも等しくＩ０／２の電流が流れ、出力端子２２ にはI0の電流が得られる。従つて、第５トランジ
スタ１９が完全導通状態を呈しているとき、第３
図の電流ミラー回路は、電流反転比「１」の電流
ミラー回路として動作する。
又、制御入力端子２１に電源電圧に対して十分
小なる信号（負信号でもよい）が印加されている
とすれば、第５トランジスタ１９は完全非導通状
態を呈し、第４トランジスタ１８には全く電流が
流れなくなる。その為、入力端子１６に流れる電
流I0はすべて第３トランジスタ１５を介して流れ
ることになり、その結果、第１及び第２トランジ
スタ１３及び１４に等しくI0の電流が流れる。従
つて、出力端子２２には2I0の電流が得られるこ
とになり、第３図の電流ミラー回路は、電流反転
比「２」の電流ミラー回路となる。
小なる信号（負信号でもよい）が印加されている
とすれば、第５トランジスタ１９は完全非導通状
態を呈し、第４トランジスタ１８には全く電流が
流れなくなる。その為、入力端子１６に流れる電
流I0はすべて第３トランジスタ１５を介して流れ
ることになり、その結果、第１及び第２トランジ
スタ１３及び１４に等しくI0の電流が流れる。従
つて、出力端子２２には2I0の電流が得られるこ
とになり、第３図の電流ミラー回路は、電流反転
比「２」の電流ミラー回路となる。
しかして、第５トランジスタ１９は、完全導通
状態と完全非導通状態との間の能動状態を取り得
るので、制御入力端子２１に連続的に変化する制
御信号を印加することにより、電流反転比を
「１」から「２」の間で、自在に変化させること
が出来、様々な応用が可能である。
状態と完全非導通状態との間の能動状態を取り得
るので、制御入力端子２１に連続的に変化する制
御信号を印加することにより、電流反転比を
「１」から「２」の間で、自在に変化させること
が出来、様々な応用が可能である。
例えば、第３図の電流ミラー回路を、ラジオ受
信機の電界強度表示回路に利用すると、直線表示
範囲の拡大を計ることが出来る。例えば、従来の
電流反転比が固定された電流ミラー回路では、第
４図点線で示す如く、直線表示範囲が狭いもので
あつたが、本発明に係る第３図の電流ミラー回路
を利用し、入力端子１６に電界強度に応じた信号
（例えば、第４図の点線で示される信号）に応じ
て変化する電流を流し、制御入力端子２１に、同
じく電界強度に応じた信号を印加し、第５トラン
ジスタ１９が飽和状態から能動状態に移行する電
界強度を、第４図の点Ａに設定し、前記第５トラ
ンジスタ１９が動動状態から遮断状態に移行する
電界強度を、第４図の点Ｂに設定すれば、前記点
Ａと点Ｂとの間を略直線化することが出来、全体
として直線表示範囲の拡大を計ることが出来る。
信機の電界強度表示回路に利用すると、直線表示
範囲の拡大を計ることが出来る。例えば、従来の
電流反転比が固定された電流ミラー回路では、第
４図点線で示す如く、直線表示範囲が狭いもので
あつたが、本発明に係る第３図の電流ミラー回路
を利用し、入力端子１６に電界強度に応じた信号
（例えば、第４図の点線で示される信号）に応じ
て変化する電流を流し、制御入力端子２１に、同
じく電界強度に応じた信号を印加し、第５トラン
ジスタ１９が飽和状態から能動状態に移行する電
界強度を、第４図の点Ａに設定し、前記第５トラ
ンジスタ１９が動動状態から遮断状態に移行する
電界強度を、第４図の点Ｂに設定すれば、前記点
Ａと点Ｂとの間を略直線化することが出来、全体
として直線表示範囲の拡大を計ることが出来る。
以上述べた如く、本発明に係る電流ミラー回路
は、電流反転比を自在に変化することが出来るの
で、利用の仕方に応じた信号を得ることが出来、
特に制御方法を考慮することにより、大きな自由
度を持つことが出来る優れたものである。
は、電流反転比を自在に変化することが出来るの
で、利用の仕方に応じた信号を得ることが出来、
特に制御方法を考慮することにより、大きな自由
度を持つことが出来る優れたものである。
第１図は従来の電流ミラー回路を示す回路図、
第２図は本発明の基本原理を示す回路図、第３図
は本発明の一実施例を示す回路図、及び第４図は
本発明の説明に供する為の特性図である。 主な図番の説明、４，７，１３，１４，１５，
１８，１９……トランジスタ、８，１１……ダイ
オード、１０……スイツチ。
第２図は本発明の基本原理を示す回路図、第３図
は本発明の一実施例を示す回路図、及び第４図は
本発明の説明に供する為の特性図である。 主な図番の説明、４，７，１３，１４，１５，
１８，１９……トランジスタ、８，１１……ダイ
オード、１０……スイツチ。
Claims (1)
- １ 少くともベース及びコレクタがそれぞれ共通
接続され、エミツタが電源ラインに接続されるｎ
個のトランジスタと、該トランジスタのベース・
エミツタ間に順方向バイアスを与える為、ベース
が前記ｎ個のトランジスタのベースに接続され、
エミツタが電源ラインに接続される基準バイアス
手段となるトランジスタと、該基準バイアス手段
となるトランジスタに順方向電流を与える電流源
と、ベース及びコレクタが前記基準バイアス手段
となるトランジスタのベース及びコレクタにそれ
ぞれ接続されたｍ個のトランジスタと、該ｍ個の
トランジスタに順方向電流を与える為、前記ｍ個
のトランジスタのエミツタに接続されるｍ個の制
御トランジスタと、該ｍ個の制御トランジスタを
制御する為の制御信号が印加される制御入力端子
と、前記ｎ個のトランジスタの共通コレクタに接
続される出力端子とから成り、前記制御信号に応
じて、前記基準バイアス手段となるトランジスタ
に流れる電流を制御し、前記出力端子に前記基準
バイアス手段となるトランジスタに流れる電流の
ｎ倍の出力電流を発生する様にしたことを特徴と
する電源ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1449280A JPS56131213A (en) | 1980-02-07 | 1980-02-07 | Current miller circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1449280A JPS56131213A (en) | 1980-02-07 | 1980-02-07 | Current miller circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56131213A JPS56131213A (en) | 1981-10-14 |
| JPS6225287B2 true JPS6225287B2 (ja) | 1987-06-02 |
Family
ID=11862543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1449280A Granted JPS56131213A (en) | 1980-02-07 | 1980-02-07 | Current miller circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56131213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190085832A (ko) * | 2018-01-11 | 2019-07-19 | 오므론 가부시키가이샤 | 출력 회로 및 출력 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810458U (ja) * | 1971-06-17 | 1973-02-05 |
-
1980
- 1980-02-07 JP JP1449280A patent/JPS56131213A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190085832A (ko) * | 2018-01-11 | 2019-07-19 | 오므론 가부시키가이샤 | 출력 회로 및 출력 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56131213A (en) | 1981-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3310688A (en) | Electrical circuits | |
| US3848139A (en) | High-gain comparator circuit | |
| US3508081A (en) | Circuit arrangement for supplying a current signal to one or two loads | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4220877A (en) | Temperature compensated switching circuit | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPH04294631A (ja) | 可変遅延装置 | |
| US4386325A (en) | Circuit arrangement for reproducing in an output circuit a current flowing in an input circuit | |
| US4413227A (en) | Negative resistance element | |
| US3582688A (en) | Controlled hysteresis trigger circuit | |
| JPS5845213B2 (ja) | 電流制御ヒステリシス回路 | |
| JPH0315844B2 (ja) | ||
| EP0443238A2 (en) | Precision switched current source | |
| JPS59144209A (ja) | 演算増幅器のオフセツト電圧トリミング回路 | |
| JPH0216293Y2 (ja) | ||
| JPS5926661Y2 (ja) | Ｆｍ受信機の同調表示装置 | |
| JPH03102700A (ja) | バイポーラ技術の２相クロックシフトレジスタ | |
| JPH0614497Y2 (ja) | マルチ定電流源回路 | |
| JPS5848922B2 (ja) | フクゴウテイデンリユウカイロ | |
| JPH0544844B2 (ja) | ||
| JPS6143018A (ja) | 信号切換回路 | |
| JPH10107550A (ja) | ミュート回路 | |
| JPH0570970B2 (ja) | ||
| JPS5972220A (ja) | シユミツトトリガ−回路 | |
| JPH06204834A (ja) | スイッチ回路 |