JPH0310323A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサに関し、その命令を拡張
することが容易にできるマイクロプロセッサに関する。

〔従来の技術〕

第４図は、従来のマイクロプログラム制御方式のマイク
ロプロセッサのブロック構成を示す図である。

第４図において（６）と（７）はそれぞれマイクロプロ
セッサ内のデータバスとアドレスバス、レジスタ部（２
）はマイクロプロセッサによって演算処理されるデータ
が格納される複数のレジスタで構成されている部分であ
り、アドレスボー）　、（８）、データポート＋９１を
通じてマイクロプロセッサの外部からレジスタ部（２）
に値を入力したり、レジスタ部（２）の値をマイクロプ
ロセッサの外部に出力したりすることが可能となってい
る。演算処理部（３）は、レジスタ部（２）内のデータ
を演算処理する部分、命令レジスタ（４）ｕマイクロプ
ロセッサが実行する演算処理の種類などを指定するコー
ド化された命令が格納されるレジスタである。この命令
コードはデータポート（９）を通じてマイクロプロセッ
サ外部から読み込まれる。制御回路部信号）は、命令レ
ジスタ（４）内の命令コードαＯに従って、演算処理の
対象になるレジスタや演算の種類などを制御するための
制御信号（５ａ）　ｅ　（５ｂ）　、　（５０）を発生
する部分である。

＠５図は第４図における制御回路部（］）の内部構成を
示すブロック図である。

第５図において命令レジスタ（４）は前述のようにマイ
クロプロセッサが実行する命令のコードが格納されてい
るレジスタである０制御メモリα℃は読みたし専用の半
導体記１：ａ装ｆｆ４ｊ　（以下１（ＯＭと称す）で構
成されている。この制御メモリα℃には各ビットが各制
御信号（５，）　、　（５ｂ）　、　（５０）に対応す
るようなデータ（以下これをマイクロ命令と称す）が記
憶されている０制御メモリａＤ中のマイクロ命令は、制
御メモリアドレスレジスタ（６）の指すアドレス（以下
これをマイクロアドレスと称す）から読み出されてマイ
クロ命令レジスタα９に格納される０ソシテ、マイクロ
命令レジスタ０＆の各ビットが各制御信号（５ａ）　＋
’　（５ｂ）　、　（５Ｃ）としてマイクロプロセッサ
内の各部に送り出される。制御メモリアドレス発生部α
４Ｊでは、命令コード００あるいはマイクロ命令レジス
タα９のいくつかのビット（５ｄ）をもとにマイクロア
ドレス叫を発生し、制御メモリアドレスレジスタ（２）
に格納する。

次に、このマイクロプロセッサが加算命令を実行すると
きの動作を説明する。まず、加算命令を示すコードがデ
ータポート（９）を通じて命令レジスタ（４）に格納さ
れる０次に制御メモリアドレス発生部α４が、この命令
コードをもとに、加算命令を実行するための制御（ｒｉ
号に対応するマイクロ命令が格納されているマイクロア
ドレスＱ５１を発生し、これが制御メモリアドレスレジ
スタ０のに格納される。

次に制御メモリ圓から、このマイクロアドレスに格納さ
れているマイクロ命令が読み出されてマイクロ命令レジ
スタαａに格納される。その結果、制御信号（５ａ）　
、　（５ｂ）　、　（５Ｃ）が出力される。この制御信
号（５＆）　＋　（５ｂ）　＋　（５０）によってレジ
スタ部（２）の中から加算の対象となるレジスタが選択
されてそのレジスタの値が演算処理部（３）へ送られる
。次に、制御メモリアドレス発生部α（イ）がマイクロ
命令レジスタの一部分（５ｄ）をもとに次のマイクロア
ドレスα９を発生する。その結果、同様にして制御メモ
リから次のマイクロ命令が読み出され制御信号（５ａ）
ｔ　（５１））　ｔ　（５信号）として出力される０こ
の制御信号によって、演算処理部（３）で加算が行なわ
れる。次に、制御メモリアドレス発生部面が次のマイク
ロアドレスを発生することによって同様に制御信号（５
ａ）＃　（５ｂ）　ｌ　（５０）が出力され、この制御
信号（５ａ）　、　（５ｂ）　、　（５０）によって加
算結果を格納するレジスタが選択されて、そのレジスタ
に演算処理部内の加算結果が移され、加算命令の実行が
完了する。

このようにひとつの命令は複数のマイクロ命令の集まり
によって実行され、−１゜このマイクロ命令の集まりの
ことをマイクロプログラムと呼ぶ。

制御メモＩＪ　信号１１には加算命令以外にも減算命令
や乗算命令な′どに対応したマイクロプログラムが格納
されており、それらの命令も加算命令と同様にして実行
される（このような制御方式をマイクロプログラム制御
方式と呼ぶ。）。

〔発明が解決しようとする課題〕

従来のマイクロプロセッサでは制御メモリがＲＯＭで構
成されているために、命令を変更、拡張する必要が生じ
た際にはチップ全体を製造し直さなければならずコスト
が高くなるという問題が生じる。

本発明は上記のような問題点を解決するためになされた
もので、チップ全体を製造し直すことなしに命令の変更
、拡張が可能なマイクロプロセツサを得ることを目的と
する。

〔問題を解決するための手段〕

本発明に係るマイクロプロセッサは、マイクロプログラ
ム制御方式のマイクロプロセッサであって、特に制御メ
モリの一部または全部が′４Ｊｉき換え可能な半導体記
憶装置で構成され、制御メモリアドレスレジスタにマイ
クロプロセッサ外部から値を設定する手段と、マイクロ
命令入力レジスタと、このマイクロ命令入力レジスタに
マイクロプロセッサ外部から値を設定する手段と、制御
メモリアドレスレジスタの指すアドレスの制御メモリ中
の書キ込み可能な部分にマイクロ命令入力レジスタの値
を書き込む手段とを備えたことを特徴とするマイクロプ
ロセッサである。

書き換え可能な制御メモリの中にマイクロプロセッサの
外部からデータ書き込む手段は、制御メモリアドレスレ
ジスタとマイクロ命令入力レジスタに、それぞれマイク
ロアドレスとマイクロ命令とを外部からボートを通じて
設定しておいて、制御メモリに書き込み信号を加えると
いうものである０ 〔作用〕 本発明に係るマイクロプロセッサによれば、マイクロプ
ロセッサの外部から制御メモリ中ノマイクロプログラム
の一部を書き換えた後に、その書き換えた部分のマイク
ロアドレスを発生させる命令を実行することにより命令
の拡張が行なわれる。

〔実施例〕

以下、、本発明の実施例を図に従って説明する。

第１図は本発明に係るマイクロプロセッサの一実施例を
示したブロック構成図である。

第１図において、（至）、α力、（２）、α９．翰はそ
れぞれシフト信号、直列入力、シフト信号、直列入力、
書き込み信号であり、後述するように制御回路部に対し
て外部から加えられるようになっている。

第２図は第１図における制御部分信号）の構成を示した
ブロック図である。

第２図において、制御メモリアドレスレジスタ（６）は
マイクロプロセッサ外部から加えられるシフト信号部に
よって１ビツトシフトする機能を備えたシフトレジスタ
で構成されている。シフト信号（２）を使って順々にシ
フトしながら、１ビツトずつ直列入力α力を取シ込むこ
とにより、制御メモリアドレスレジスタαつに、マイク
ロプロセッサ外部から任意の値を設定できるようになっ
ている○マイクロ命令入力レジスタ１２１Ｄも、制御メ
モリアドレスレジスタ＠と同様のシフト機能を持つレジ
スタであり、シフト信号（２）と直列データα９）とに
よってマイクロプロセッサ外部から任意の値を設定でき
るようになっている。

第３図は第２図におりる制御メモＩＪ　信号１１の構成
を示したブロック図である。

第３図において、いはＲＯ＆５（ハ）は電気的に消去可
能で書き込み可能な半導体記憶装置（以下ＥＥＰＲＯＭ
と称す）である。ＲＯＭ（イ）と１１：ｌＰＲＯＭ＠の
アドレス入力には、マイクロアドレスの一部信号５ｂ）
　ｒ　信号５ｏ）　、　信号５ａ）が入力されるように
なっている。マイクロアドレスの一部信号５ａ　）　（
ｄ　、セレクタ（２５ａ）　、　（２５ｂ）　、　（２
５ｏ）においてＲＯＭとＥＥＦＲＯＭから読み出された
マイクロ命令のうちのどちらをマイクロ命令レジスタに
出力するかを選択するのに使用されている。書き込み信
号部をマイクロプロセッサの外部から加えることによっ
て制御メモリアドレスレジスタ０υの指スマイクロアド
レスの内容をマイクロ命令入力レジスタ（２１）の値に
書き換えることが可能となっている。

次に本実施例によるマイクロプロセッサにおいて命令を
拡張する方法について説明する。

制御メモリアドレス発生部ａ舶はある特定の命令フード
に対してはＥＥＦＲＯＭＦ２３の出力するマイクロ命令
がセレクタ（２５ａ）　、　（２５ｂ）　、　（２５０
）で選択されてマイクロ命令レジスタσａに出力される
ようなマイクロアドレスを発生する０そこでＫ］ＩｉＦ
ＲＯＭ（至）の中のマイクロ命令を書き換えることによ
って、この命令コードに対して任意の制御信号（５ａ）
、　（５ｂ）　、　（５ｏ）を発生させることが可能と
なり、任意の演算処理を行なわせることが可能となる。

すなわち、命令の種類を変更、拡張することが可能とな
る。

ここでＥ′Ｆ、ＰＲＯＩＩ！器中のマイクロ命令の書き
換えは、制御メモリアドレスレジスタ＠に書き換えるマ
イクロアドレスを設定し、マイクロ命令入力レジスタｅ
２１１にマイクロ命令を設定し、ＥＥＦＲＯＭ（ハ）に
書き込み信号（イ）を加えることによって行なう。

なお、本実施例においては制御メモリ信号１１）一部を
ＩＥＦＲＯＭ（至）で構成しているが、これを消去可能
で書き込み可能な半導体記憶装置（以下Ｒ１ｉＦＲＯＭ
と称す）やスタティック型半導体記憶父性（以下ＳＲＡ
Ｍ　　と称す）で構成しても同様の構成となる０ また、本実施例においては制御メモリアドレスレジスタ
（２）とマイクロ命令入力レジスタ６２］）にハシフ１
［号（至）信号８１と直列人力Ｏりα９を用いて１ビツ
トずつ値を設定するようにしているが、複数ビットを一
度に設定するようにしても同様の構成となる。

〔発明の効果〕

以上のように本発明によれは、マイクロプロセッサ内の
制御メモリの一部をマイクロプロセッサ外部から書き換
え、この書き換えた部分の内容を制御信号として発生さ
せるような命令コードを備えることによって、命令の拡
張を、チップを製造し直すことなしに行なうことが可能
であり、専用用途向けのカスタマイズなどに利用するこ
とができるマイクロプロセッサが得られるという効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロプロセッサ
の構成を示すブロック図、第２図は第１図に示される制
御回路部の構成を示すブロック図、第３図は第２図に示
される制御メモリの構成を示すブロック図、第４図は従
来のマイクロプロセッサの構成を示すブロック図、第５
図は第４図に示される制御メモリの構成を示すブロック
図である。 図において、信号）は制御回路部、（２）はレジスタ部
、（３）は演算処理部、（４）は命令レジスタ部、（５
ａ）　、　（５ｂ）　＃　（５０）は制御信号、（５ｄ
）はマイクロ命令の一部分、（６）はデータバス、（７
）ハアドレスバス、（８）ハアドレスボート、（９）は
データポート、Ｇ（Ｉは命令コード、０℃は制御メモリ
、αのは制御メモリアドレスレジスタ、αＪはマイクロ
命令レジスタ、ａ４１は制御メモリアドレス発生部、α
９はマイクロアドレス、（２）はシフト信号、ａηは直
列入力、（２）はシフト信号、０９は直列入力、翰は書
き込み信号、ＱＢはマイクロ命令入力レジスタ、いはＲ
ＯＭ、翰は１［ｉＥＰＲＯＭｌ（２４ａ　）　ｐ　（２
４ｂ　）　ｐ　（２４ｏ　）はマイクロ命令、（２５ａ
）（２５ｂ）　Ｐ　（２５０）はセレクタである。 なお、各図中、同一符号は同一または相当部分を示す〇

Claims (1)

【特許請求の範囲】
1. データを演算処理する演算処理部と、演算処理されるデ
   ータを格納するためのレジスタ部と、演算処理の種類を
   指定するコード化された命令を格納するための命令レジ
   スタと、演算処理部とレジスタ部とを制御するための制
   御信号を発生する制御回路部とを備えたマイクロプロセ
   ッサであつて、制御回路部中に、各制御信号が各ビット
   に対応するようなデータを格納した制御メモリと、命令
   レジスタ内のコードで指定される命令を実行するための
   制御信号に対応するデータを制御メモリから順次読み出
   すためのアドレスを発生する制御メモリアドレス生成回
   路部と、このアドレスを格納するための制御メモリアド
   レスレジスタと、制御メモリから出力されるデータを格
   納するためのマイクロ命令レジスタとを備えたマイクロ
   プロセッサであつて、特に制御メモリの一部または全部
   が書き換え可能な半導体記憶装置で構成され、制御メモ
   リアドレスレジスタにマイクロプロセッサ外部から値を
   設定する手段と、マイクロ命令入力レジスタと、このマ
   イクロ命令入力レジスタにマイクロプロセッサ外部から
   値を設定する手段と、制御メモリアドレスレジスタの指
   すアドレスの制御メモリ中の書き込み可能な部分にマイ
   クロ命令入力レジスタの値を書き込む手段とを備えたこ
   とを特徴とするマイクロプロセッサ。