JPH0310356A - データ転送装置 - Google Patents

データ転送装置

Info

Publication number
JPH0310356A
JPH0310356A JP14638289A JP14638289A JPH0310356A JP H0310356 A JPH0310356 A JP H0310356A JP 14638289 A JP14638289 A JP 14638289A JP 14638289 A JP14638289 A JP 14638289A JP H0310356 A JPH0310356 A JP H0310356A
Authority
JP
Japan
Prior art keywords
control bus
data
output
bus
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14638289A
Other languages
English (en)
Inventor
Yoshinobu Amano
天野 由信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP14638289A priority Critical patent/JPH0310356A/ja
Publication of JPH0310356A publication Critical patent/JPH0310356A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ転送装置に関して、特に制御バス監視
装置での制御バスの有効的な使用及びデータの有効性を
一括して管理する制御方式を採用したデータ転送装置に
関する。
〔従来の技術〕
従来のデータ転送装置は、あるバスマスターが制御バス
の使用許可を行ない2つ以上のバスマスターが制御バス
を使用したい場合は、優先順位の低いバスマスターが制
御バスを使用する為に内部動作まで待たされており、又
、制御バス上のデータの有効性については、出力側もし
くは受信側で行なっていた。
〔発明が解決しようとする課題〕
上述した従来のデータ転送装置は、2つ以上のバスマス
ターが制御バスを使用したい時、優先度の低いものは優
先度の高いものの使用が終了するまで待たされており、
内部動作が止まってしまい、性能が低下してしまい、又
、制御バス上のデータの有効性についても出力側もしく
は受信側で行なっているため各々のバスマスターに有効
性を調ベる回路を持つこととなりハード量の増加という
欠点があった。
〔課題を解決するための手段〕
本発明のデータ転送装置は、制御バスの使用状況を監視
する制御バス監視装置と各々のバスマスクの各々のイン
ターフェイス部の出力バッファの前に出力データ格納部
とセレクタを設けることで制御バスを使用する場合の優
先順位及び有効的な使用及びデータの有効性を一括して
管理出来るという機能を有している。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。
制御バス1には主記憶装置2.中央処理装置3、入・出
力装置4が各々制御バスインターフェイス部6,7,8
を介して接続されており、同時に制御バス監視装置5が
接続されており、制御バス監視装置5の制御により主記
憶装置2.中央処理装置3.入・出力装置40間で制御
バス1を介してデータの転送が行なわれるようになって
いる。
そしてそれぞれの制御バスインターフェイス部6.7.
8内の出力バッファの前にセレクタ10゜12.14と
出力データ格納部9,11.13があり、それぞれ制御
バス1の制御をしている制御バス監視装置5により出力
データセレクト信号線16.19.22と出力データ格
納部アドレス信号線15,18.21が接続している。
又、各々の装置から制御バス使用許可信号25,26.
27が制御バス監視装置5に接続しており、そしてどの
装置がデータ転送を行うかの制御バス駆動信号線17,
20.23が制御バスインターフェイス部6,7.8の
出力バッファに接続している。
そして制御バス1のデータの有効性を確める機能を持つ
制御バス監視装置5から制御バスデータ有効信号線24
が中央処理装置3に接続されている。
以下に中央処理装置3と入・出力装置4が同時に制御バ
ス1を介して主記憶装置2にデータ転送を行う場合の動
作について説明する。
まず制御バスを使用したいということで制御バス使用許
可信号線26.27で制御バス監視装置5に知らされる
。そして制御バス監視装置5はどちらが優先順位が高い
かを調べ、仮りに中央処理装置3が高いとなれば中央処
理装置3のデータを制御バスに出すため出力データセレ
クト信号線22を出力データ側にして制御バス駆動信号
線23を有効にすると同時に、入・出力装置4側のデー
タが出力データ格納部アドレス信号線18により制御バ
スインターフェイス部8内の出力データ格納部13に格
納され、制御バス駆動信号線20が無効となる。以上の
動作により中央処理装置3のデータが主記憶装置2に転
送される。この時、制御バス監視装置5が次に入・出力
装置4が制御バス1を使用したいということを認識して
いるため、中央処理装置3のデータ転送が終り次第人・
出力装置4のデータ転送が行なわれる。この時、制御バ
ス1を使用したいけれど中央処理装置3が使用している
為、待たされるのでなく制御バスインターフェイス部8
にデータを出したことで、次の5− 動作に移ることが出来る。
この動作が制御バスを使用したいという競合した時だけ
でなくどれかの装置が使用している時、他の装置が使用
要求を出した時でも行なうことが出来、制御バス監視装
置5を設けることで、制御バス1を有効的に使用できる
又、制御バス監視装置5と制御バス1が接続しているこ
とで制御バス1上のデータの信頼性をつねに監視するこ
とが出来、再度データを送るか、又、次の動作に移るか
の対応がより早く出来る。
〔発明の効果〕
以上説明した様に本発明は、制御バス監視装置及びイン
ターフェイス部の出力バッファの前に出力データ格納部
とセレクタを持つことにより、2つ以上のバスマスター
が制御バスを使用したい時、優先順位の高いバスマスタ
ーの出力データは、制御バスを使用して転送するが優先
度の低いバスマスターは内部回路を止めずに出力データ
格納部に入れることで後の動作は制御バス監視装置が行
ない次の動作に移ることが出来る。つまり制御バス=6
− を有効的に使用出来る効果があることと、制御バスを使
用したデータの有効性を一括して常に監視する為、それ
ぞれのバスマスターに置かなくてよいため、各々のバス
マスターのハード量の削除及びデータの信頼性が受信側
に入る前に解かり対応する場合迅速に行なえるという効
果がある。
【図面の簡単な説明】
第1図は本発明のデータ転送装置の一実施例を示すブロ
ック図である。 1・・・・・・制御バス、2・・・・・・主記憶装置、
3・・・・・・中央処理装置、4・・・・・・入・出力
装置、5・・・・・・制御バス監視装置、6,7,8・
・・・・・制御バス・インターフェイス部、9,11.
13・・・・・・出力データ格納部、10,12.14
・・・・・・セレクタ、15゜18.21・・・・・・
出力データ格納部アドレス信号線、16.19.22・
・・・・・出力データセレクト信号線、17.20.2
3・・・・・・制御バス駆動信号線、24制御バスデ一
タ有効信号線、25,26.27・・・・制御バス使用
許可信号線。

Claims (1)

    【特許請求の範囲】
  1. 制御バスに複数のバスマスターがインターフェイス部を
    介して各々接続されており、制御バス駆動信号線に基づ
    いていずれかのバスマスターが駆動され、他のバスマス
    ターにデータの転送が行なわれるデータ転送装置におい
    て、制御バスの使用状況を監視する制御バス監視装置と
    前記各々のインターフェイス部の出力バッファの前に出
    力データ格納部とセレクタを設けることで、制御バスを
    使用する場合の優先順位及び有効的な使用及びデータの
    有効性を一括して管理出来るという機能を有することを
    特徴とするデータ転送装置。
JP14638289A 1989-06-07 1989-06-07 データ転送装置 Pending JPH0310356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14638289A JPH0310356A (ja) 1989-06-07 1989-06-07 データ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14638289A JPH0310356A (ja) 1989-06-07 1989-06-07 データ転送装置

Publications (1)

Publication Number Publication Date
JPH0310356A true JPH0310356A (ja) 1991-01-17

Family

ID=15406443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14638289A Pending JPH0310356A (ja) 1989-06-07 1989-06-07 データ転送装置

Country Status (1)

Country Link
JP (1) JPH0310356A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075155U (ja) * 1993-06-15 1995-01-24 株式会社スタッフ サウンド機能付描画用知育玩具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075155U (ja) * 1993-06-15 1995-01-24 株式会社スタッフ サウンド機能付描画用知育玩具

Similar Documents

Publication Publication Date Title
KR950014183B1 (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어 방법
DE69108434T2 (de) Mehrgruppen-Signalprozessor.
KR100192529B1 (ko) 원격버스상의 중재를 고정시키는 방법 및 장치
JP2708289B2 (ja) アクセス要求仲裁装置
US4539656A (en) Memory access selection circuit
JPH0310356A (ja) データ転送装置
US7916146B1 (en) Halt context switching method and system
JP2583586B2 (ja) バス制御方法
JPS6240565A (ja) メモリ制御方式
JPH0324634A (ja) 二重系システム装置
JP3427776B2 (ja) バスインターフェース回路診断方法およびバスインターフェース回路
JPS61240359A (ja) マイクロプロセツサ間デ−タ転送方式
JPS58115560A (ja) 障害処理方式
JPH07219887A (ja) Dma転送制御装置
KR0145932B1 (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JPS6041145A (ja) デイスクキヤツシユ装置
JP2783547B2 (ja) 記憶制御装置
JPH03137754A (ja) 共有メモリのアクセス制御方式
JPH07306840A (ja) コンピュータシステム
JPS5975354A (ja) プロセッサ装置
JPH0496851A (ja) チャネル制御装置
JPS61165172A (ja) メモリアクセス制御方式
JPS6228866A (ja) 主記憶アクセス方式
JPH04178869A (ja) マルチプロセッサシステムの割込み制御装置とその割込み通信方法
JPS63208148A (ja) チヤネル制御装置