JPH03104129A - 集積回路の多量製造方法 - Google Patents
集積回路の多量製造方法Info
- Publication number
- JPH03104129A JPH03104129A JP1241514A JP24151489A JPH03104129A JP H03104129 A JPH03104129 A JP H03104129A JP 1241514 A JP1241514 A JP 1241514A JP 24151489 A JP24151489 A JP 24151489A JP H03104129 A JPH03104129 A JP H03104129A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuits
- substrate
- individual integrated
- conductive pattern
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
Landscapes
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ〉産業上の利用分野
本発明は集積回路の多量製造方法、特に多品種の集積回
路を同時に多量に製造できる集積回路の多量製造方法に
関する。
路を同時に多量に製造できる集積回路の多量製造方法に
関する。
（ロ）従来の技術
従来の半導体素子の多量製造方法としては特公昭４５−
１１３７号公報の如きパンチングメタルフレーム方法お
よび特公昭４７−３２０６号公報のフイルムキャリア方
法が知られている。しかしながらこれらの方法が適用さ
れるのは電力消費の小さいモノリシック集積回路に限ら
れ、また各リード片は自己支持されなくてはならないの
である程度以上に細くできずビン数の多い大規模集積回
路には適していないのである。
１１３７号公報の如きパンチングメタルフレーム方法お
よび特公昭４７−３２０６号公報のフイルムキャリア方
法が知られている。しかしながらこれらの方法が適用さ
れるのは電力消費の小さいモノリシック集積回路に限ら
れ、また各リード片は自己支持されなくてはならないの
である程度以上に細くできずビン数の多い大規模集積回
路には適していないのである。
上述した従来の欠点を大幅に改善した集積回路の多量製
造方法を本願出願人は特公昭６ ３−２ ９４１４号公
報に提案し、以下にその製造方法を第２図乃至第５図を
参照して説明する。
造方法を本願出願人は特公昭６ ３−２ ９４１４号公
報に提案し、以下にその製造方法を第２図乃至第５図を
参照して説明する。
まず第２図に示す如く、長板状の金属基板（１）を準備
し、基板（１〉の長手方向に一定間隔でインデックス孔
（２〉あるいはスリット孔〈３）を形成する。金属基板
（１〉としては１ｍｍ厚のアルミニウムを用い、例えば
７ ０ｍｍＸ １．０ ０ ０ｍｍの長板サイズとする
。インデックス孔〈２〉あるいはスリット孔（３）はい
ずれかが形成され、完成される集積回路が大きいものに
は第２図Ｂの如くスリット孔＜３）を用い、逆に小さい
ものは第２図Ａの如くインデックス孔（２〉を用いる。
し、基板（１〉の長手方向に一定間隔でインデックス孔
（２〉あるいはスリット孔〈３）を形成する。金属基板
（１〉としては１ｍｍ厚のアルミニウムを用い、例えば
７ ０ｍｍＸ １．０ ０ ０ｍｍの長板サイズとする
。インデックス孔〈２〉あるいはスリット孔（３）はい
ずれかが形成され、完成される集積回路が大きいものに
は第２図Ｂの如くスリット孔＜３）を用い、逆に小さい
ものは第２図Ａの如くインデックス孔（２〉を用いる。
このインデックス孔（２〉あるいはスリット孔（３）は
プレスで打抜かれ、後工程の機械的手段による位置の割
り出しとして用いられる。従って完或される混成集積回
路の大きさに従ってインデックス孔（２）あるいはスリ
ット孔（３）の間隔が選ばれる。更に詳述すると第２図
Ａは基板（１）の幅方向の両端にインデックス孔（２）
を設け、インデックス孔（２〉で割り出される区画（４
〉に２個の集積回路を備えている。第２図Ｂは基板（１
〉の幅方向に長いスリット孔（３）で各区画（４〉を区
切り、区画（４）に１個の集積回路を形成するものであ
る。これから明らかな様に基板（１）の幅を標準化する
ことによって同一サイズの基板（１）で様々の大きさの
集積回路を形成できる。
プレスで打抜かれ、後工程の機械的手段による位置の割
り出しとして用いられる。従って完或される混成集積回
路の大きさに従ってインデックス孔（２）あるいはスリ
ット孔（３）の間隔が選ばれる。更に詳述すると第２図
Ａは基板（１）の幅方向の両端にインデックス孔（２）
を設け、インデックス孔（２〉で割り出される区画（４
〉に２個の集積回路を備えている。第２図Ｂは基板（１
〉の幅方向に長いスリット孔（３）で各区画（４〉を区
切り、区画（４）に１個の集積回路を形成するものであ
る。これから明らかな様に基板（１）の幅を標準化する
ことによって同一サイズの基板（１）で様々の大きさの
集積回路を形成できる。
次に第３図に示す如くインデックス孔（２〉あるいはス
リット孔（３）で割り出される基板（１〉上の多数の区
画（４）・・・（４）に導電パターン（５〉を形成する
。区画（４）内には一つあるいは複数の導電パターン〈
５〉が形成でき、また異種の導電パターン（５〉を同一
区画（４）内あるいは異なる区画（４〉に形成できる． 前述した基板（１〉は周知の陽極酸化によってその表面
に酸化アルミニウム被膜（図示せず）が形戊され、更に
基板（１）の一主面に第５図に示す如く導電パターン（
５〉が形成される。まず第５図Ａの如く導電金属箔（６
〉例えば銅箔が粘着される。
リット孔（３）で割り出される基板（１〉上の多数の区
画（４）・・・（４）に導電パターン（５〉を形成する
。区画（４）内には一つあるいは複数の導電パターン〈
５〉が形成でき、また異種の導電パターン（５〉を同一
区画（４）内あるいは異なる区画（４〉に形成できる． 前述した基板（１〉は周知の陽極酸化によってその表面
に酸化アルミニウム被膜（図示せず）が形戊され、更に
基板（１）の一主面に第５図に示す如く導電パターン（
５〉が形成される。まず第５図Ａの如く導電金属箔（６
〉例えば銅箔が粘着される。
金属箔（６〉表面はスクリーン印刷によって所望の導電
パターン（５）を露出してレジスト（７〉でマスクされ
、貴金属（金、銀、白金）メッキ層〈８）が第５図Ｂの
如く金属箔（６）表面にメッキされる。然る後レジスト
を除去して貴金属メッキ層（８）をマスクとして金属箔
（６）のエッチングを行い第５図Ｃの如く所望の導電パ
ターン（５〉・・・（５）が形成される。スクリーン印
刷による導電パターン（５）・・・（５〉の細さは０
． ５ ｍｍが限界であるので、極細配線を必要とする
ときは周知の写真蝕刻技術により約２μまでの極細導電
パターン（５〉・・・〈５〉が可能となる。極細導電パ
ターン（５〉は従来のパンチングメタルフレームやフイ
ルムキャリアではできなかったがこの方法では可能とな
り、ビン数の多い大規模集積回路の組立や高周波回路に
利用できる。
パターン（５）を露出してレジスト（７〉でマスクされ
、貴金属（金、銀、白金）メッキ層〈８）が第５図Ｂの
如く金属箔（６）表面にメッキされる。然る後レジスト
を除去して貴金属メッキ層（８）をマスクとして金属箔
（６）のエッチングを行い第５図Ｃの如く所望の導電パ
ターン（５〉・・・（５）が形成される。スクリーン印
刷による導電パターン（５）・・・（５〉の細さは０
． ５ ｍｍが限界であるので、極細配線を必要とする
ときは周知の写真蝕刻技術により約２μまでの極細導電
パターン（５〉・・・〈５〉が可能となる。極細導電パ
ターン（５〉は従来のパンチングメタルフレームやフイ
ルムキャリアではできなかったがこの方法では可能とな
り、ビン数の多い大規模集積回路の組立や高周波回路に
利用できる。
尚本工程で多層配線が必要なときは形成されたｉｔパタ
ーン（５〉上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料を印刷して焼成するこ
とで実現できる。
ーン（５〉上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料を印刷して焼成するこ
とで実現できる。
また本工程で抵抗等の同路素子を組込むときは周知のス
クリーン印刷技術によって抵抗塗料を金属基板（１）に
印刷して焼成して形成する。
クリーン印刷技術によって抵抗塗料を金属基板（１）に
印刷して焼成して形成する。
続いて第４図に示す如く、導電パターン（５）の所望の
パッド（５１〉上に半導体集積回路等の半導体素子（９
）を導電ペーストを用いて固着し、パッド（５１）に隣
接する導電パターン（５）と対応する半導体素子（９〉
の電極とを金あるいはアルミニウム細線でボンディング
して接続する。
パッド（５１〉上に半導体集積回路等の半導体素子（９
）を導電ペーストを用いて固着し、パッド（５１）に隣
接する導電パターン（５）と対応する半導体素子（９〉
の電極とを金あるいはアルミニウム細線でボンディング
して接続する。
然る後インデックス孔（２）あるいは、スリット孔（３
）を用いて機械的にコマ送りを行いながら測定される導
電パターン〈５〉に通電して半導体素子（９）および他
の回路素子を含む回路機能検査を行う。
）を用いて機械的にコマ送りを行いながら測定される導
電パターン〈５〉に通電して半導体素子（９）および他
の回路素子を含む回路機能検査を行う。
断る検査で抵抗等が組込まれている場合はファンクショ
ナルトリミングをして回路機能の調整を行い、更に半導
体素子（９）が所定の回路機能を出さないときは半導体
素子（９）を除去して再生を行い歩留の大幅向上をはか
る。また必要ならばボンディング細線の接着強度の測定
も行える。
ナルトリミングをして回路機能の調整を行い、更に半導
体素子（９）が所定の回路機能を出さないときは半導体
素子（９）を除去して再生を行い歩留の大幅向上をはか
る。また必要ならばボンディング細線の接着強度の測定
も行える。
即ち本工程では封止前に回路機能検査を連結された状態
で行えるので極めて効率よく測定やトリミングが行え且
つ不良品の再生もできるので大幅な歩留向上を達成され
る。
で行えるので極めて効率よく測定やトリミングが行え且
つ不良品の再生もできるので大幅な歩留向上を達成され
る。
更に斯る検査後半導体素子（９〉および保護を必要とす
る回路素子にはシリコンレジンを塗布して素子およびボ
ンディング細線を保護する。また斯る素子はトランスフ
ァモールドにより部分的にモールドができる。
る回路素子にはシリコンレジンを塗布して素子およびボ
ンディング細線を保護する。また斯る素子はトランスフ
ァモールドにより部分的にモールドができる。
斯上の工程の後金属基板ク１〉に連結された状態で完成
された多数の集積回路はプレスによって金属基板（１）
から個別集積回路として分離される。
された多数の集積回路はプレスによって金属基板（１）
から個別集積回路として分離される。
このプレスはインデックス孔（２）あるいはスリット孔
（３）に従って機械的に位置を割り出してイテえるので
極めて効率が良い。このプレスでは雄型金型の周端部の
みを基板（１）に当接させて行うので基板（１〉上の素
子は影響を受けない。
（３）に従って機械的に位置を割り出してイテえるので
極めて効率が良い。このプレスでは雄型金型の周端部の
みを基板（１）に当接させて行うので基板（１〉上の素
子は影響を受けない。
個別集積回路には外部リードが半田付けされた後樹脂ケ
ースで封止するかエポキシ樹脂のディビングによってシ
ールを行って完成される。
ースで封止するかエポキシ樹脂のディビングによってシ
ールを行って完成される。
（ハ）発明が解決しようとする課題
斯上した改善された従来の集積回路の多量製造方法では
、一つの長板状の金属基板（１）には同一の導電パター
ン（５）をーの区画（４）に一つあるいは複数個形成し
ており、一つの金属基板（１〉から一種類の集積回路し
か多量製造できない問題点を有している。
、一つの長板状の金属基板（１）には同一の導電パター
ン（５）をーの区画（４）に一つあるいは複数個形成し
ており、一つの金属基板（１〉から一種類の集積回路し
か多量製造できない問題点を有している。
また一の区画（４）あるいは異なる区画（４〉に異なる
導電パターン（５）を形成してもその組み合せは固定さ
れており、個別集積回路に分離されるまでは一体化して
製造工程を流されるので夫々の組立工程を必ず通る必要
があり、極めて製造効率が悪い問題点があった。
導電パターン（５）を形成してもその組み合せは固定さ
れており、個別集積回路に分離されるまでは一体化して
製造工程を流されるので夫々の組立工程を必ず通る必要
があり、極めて製造効率が悪い問題点があった。
更に定められた品種の多量生産には適していたが、多品
種少量生産には不適である問題点もあった。
種少量生産には不適である問題点もあった。
（二）課題を解決するための手段
本発明は斯上した諸々の問題点に鑑みてなされ、リボン
状の金属基板の多数の区画に標識記号を形成し、この標
識記号を認識して基板形成工程を終了し、回路機能検査
工程で不良の個別集積回路の標識記号を除去し、金属基
板より個別集積回路を分離した後標識記号の無い個別集
積回路を不良品として除去することにより、従来の問題
点を改良した集積回路の多量製造方法を実現するもので
ある． （＊）作用 本発明に依れば、金属基板の各区画に設けた標識記号に
対応する基板形成工程を終了し、回路機能検査工程で不
良の個別集積回路の標識記号を消去しているので、金属
基板から分離された個別集積回路基板は標識記号の有無
により容易に不良の個別集積回路基板を除去でき、回路
機能検査工程後に極めて効率よく不良品の選別を行える
特徴を有する。
状の金属基板の多数の区画に標識記号を形成し、この標
識記号を認識して基板形成工程を終了し、回路機能検査
工程で不良の個別集積回路の標識記号を除去し、金属基
板より個別集積回路を分離した後標識記号の無い個別集
積回路を不良品として除去することにより、従来の問題
点を改良した集積回路の多量製造方法を実現するもので
ある． （＊）作用 本発明に依れば、金属基板の各区画に設けた標識記号に
対応する基板形成工程を終了し、回路機能検査工程で不
良の個別集積回路の標識記号を消去しているので、金属
基板から分離された個別集積回路基板は標識記号の有無
により容易に不良の個別集積回路基板を除去でき、回路
機能検査工程後に極めて効率よく不良品の選別を行える
特徴を有する。
（へ）実施例
以下に第１図Ａ乃至第１図Ｈを参照して本発明の実施例
を説明する。
を説明する。
まず第１図Ａに示す如く、リボン（長板）状の絶縁基板
（１１）を用意し、基板（１１〉の長手方向に所望の間
隔で両端にインデックス孔（１２）を形成する。絶縁基
板（１１）としては０．５〜１ｍｍ厚の金属、例えばア
ルミニウムを用い、具体的には１００ｍｍＸ １ ０
０．０ ０ ０ｍｍのリボンサイズとする。
（１１）を用意し、基板（１１〉の長手方向に所望の間
隔で両端にインデックス孔（１２）を形成する。絶縁基
板（１１）としては０．５〜１ｍｍ厚の金属、例えばア
ルミニウムを用い、具体的には１００ｍｍＸ １ ０
０．０ ０ ０ｍｍのリボンサイズとする。
この絶縁基板（１１〉は給送用の大口径、例えば直径１
０ｍのローラーに巻き取られており、このローラーから
順次送り出される。絶縁基板（１１〉にはその両端にプ
レス機で所定の間隔、具体的には形成される導電パター
ンのサイズに対応した間隔でインデックス孔（１２〉が
打抜いて形成され、後工程の機械的手段による位置の割
り出しおよび基板の送り用として用いられる。
０ｍのローラーに巻き取られており、このローラーから
順次送り出される。絶縁基板（１１〉にはその両端にプ
レス機で所定の間隔、具体的には形成される導電パター
ンのサイズに対応した間隔でインデックス孔（１２〉が
打抜いて形成され、後工程の機械的手段による位置の割
り出しおよび基板の送り用として用いられる。
更に具体的に説明すると、第１図Ａに点線で示す領域が
個別集積回路基板の区画（１３）であり、左側より異種
のサイズの個別集積回路基板の区画（１３）が一列に配
列されている。
個別集積回路基板の区画（１３）であり、左側より異種
のサイズの個別集積回路基板の区画（１３）が一列に配
列されている。
次に第１図Ｂに示す如く、区画（ｌ３）内に標識記号〈
１４〉を形成し、それに対応する導電パターン（１５）
を対応する区画（１３）内に形成する。導電パターン（
１５）の形成は従来と同様に第５図に示す方法で達或さ
れる。即ち、アルミニウムの基板（１）は周知の陽極酸
化によってその表面に酸化アルミニウム被膜（図示せず
）が形成され、更に基板（１）の一生面に第１図Ｂに示
す如く導電パターン（５〉が形成される。まず第５図Ａ
の如く導電金属箔（６〉例えば銅箔が粘着される。金属
箔（６〉表面はスクリーン印刷によって所望の導電パタ
ーン（５）を露出してレジスト（７）でマスクされ、貴
金属（金、銀、白金）メッキ層（８〉が第５図Ｂの如く
金属箔（６〉表面にメッキされる。然る後レジストを除
去して貴金属メッキ層（８〉をマスクとして金属箔〈６
〉のエッチングを行い第５図Ｃの如く所望の導電パター
ン（５）・・・（５）が形成される。スクリーン印刷に
よる導電パターン（５〉・・・（５）の細さは０ ．
５ ｍｍが限界であるので、極細配線を必要とするとき
は周知の写真蝕刻技術により約２μまでの極細導電パタ
ーン（５〉・・・（５）が可能となる。
１４〉を形成し、それに対応する導電パターン（１５）
を対応する区画（１３）内に形成する。導電パターン（
１５）の形成は従来と同様に第５図に示す方法で達或さ
れる。即ち、アルミニウムの基板（１）は周知の陽極酸
化によってその表面に酸化アルミニウム被膜（図示せず
）が形成され、更に基板（１）の一生面に第１図Ｂに示
す如く導電パターン（５〉が形成される。まず第５図Ａ
の如く導電金属箔（６〉例えば銅箔が粘着される。金属
箔（６〉表面はスクリーン印刷によって所望の導電パタ
ーン（５）を露出してレジスト（７）でマスクされ、貴
金属（金、銀、白金）メッキ層（８〉が第５図Ｂの如く
金属箔（６〉表面にメッキされる。然る後レジストを除
去して貴金属メッキ層（８〉をマスクとして金属箔〈６
〉のエッチングを行い第５図Ｃの如く所望の導電パター
ン（５）・・・（５）が形成される。スクリーン印刷に
よる導電パターン（５〉・・・（５）の細さは０ ．
５ ｍｍが限界であるので、極細配線を必要とするとき
は周知の写真蝕刻技術により約２μまでの極細導電パタ
ーン（５〉・・・（５）が可能となる。
更に本工程では、導電パターン（１５〉のスクリーン印
刷時に各導電パターン（１５）と対応した個別の標識記
号（１４〉を区画（１３）のコーナ一部に印刷する。標
識記号（１４）としては例えばバーフードを用いるが、
英数字でも図形でも良い。
刷時に各導電パターン（１５）と対応した個別の標識記
号（１４〉を区画（１３）のコーナ一部に印刷する。標
識記号（１４）としては例えばバーフードを用いるが、
英数字でも図形でも良い。
次に第１図Ｃに示す如く、抵抗素子（１６）の形成をす
る。抵抗素子（１６〉は同様に区画（１３）毎に所定の
シルクマスクを用いて抵抗ペーストをスクリーン印刷し
て焼或して形成する。尚標識記号（１０に従って所定の
シルクマスクを選択できる様にすると、自動化が実現で
きる。
る。抵抗素子（１６〉は同様に区画（１３）毎に所定の
シルクマスクを用いて抵抗ペーストをスクリーン印刷し
て焼或して形成する。尚標識記号（１０に従って所定の
シルクマスクを選択できる様にすると、自動化が実現で
きる。
次に第１図Ｄに示す如く、半導体素子（１７）を導電パ
ターン（１５）の所望位置に固着し、ボンディング細線
により各導電パターン｛１５｝との接続を行う。グイボ
ンディング工程では、導電パターン（１５）の所望位置
に半導体集積回路等の半導体素子（１７）を導電ペース
トを用いて固着する。次にワイヤボンディング工程では
、自動デジタルボンダー装置により半導体素子（１７）
の電極と導電パターン（１５〉とをパターン認識しなが
ら超音波ポンデイングあるいはネールへッドボンディン
グによりボンディングワイヤで自動的に接続する。
ターン（１５）の所望位置に固着し、ボンディング細線
により各導電パターン｛１５｝との接続を行う。グイボ
ンディング工程では、導電パターン（１５）の所望位置
に半導体集積回路等の半導体素子（１７）を導電ペース
トを用いて固着する。次にワイヤボンディング工程では
、自動デジタルボンダー装置により半導体素子（１７）
の電極と導電パターン（１５〉とをパターン認識しなが
ら超音波ポンデイングあるいはネールへッドボンディン
グによりボンディングワイヤで自動的に接続する。
次に第１図Ｅに示す如く、導電パターン（１５）に通電
して半導体素子（１７）および他の回路素子を含む全体
の回路機能検査を行う。斯る検査で抵抗等が組込まれて
いる場合はファンクショナルトリミングをして回路機能
の調整を行い、更に半導体素子（ｌ７）が所定の回路機
能を出さないときは半導体素子（１７）を除去して再生
を行い歩留の大幅向上をはかる。また必要ならばボンデ
ィング細線の接着強度の測定も行える。即ち本工程では
封止前に回路機能検査を連結された状態で行えるので極
めて効率よく測定やトリミングが行え且つ不良品の再生
もできるので大幅な歩留向上を達或される。更に斯る検
査後半導体素子（１７〉および保護を必要とする回路素
子にはシリコンレジンを塗布して素子およびボンディン
グ細線を保護する。
して半導体素子（１７）および他の回路素子を含む全体
の回路機能検査を行う。斯る検査で抵抗等が組込まれて
いる場合はファンクショナルトリミングをして回路機能
の調整を行い、更に半導体素子（ｌ７）が所定の回路機
能を出さないときは半導体素子（１７）を除去して再生
を行い歩留の大幅向上をはかる。また必要ならばボンデ
ィング細線の接着強度の測定も行える。即ち本工程では
封止前に回路機能検査を連結された状態で行えるので極
めて効率よく測定やトリミングが行え且つ不良品の再生
もできるので大幅な歩留向上を達或される。更に斯る検
査後半導体素子（１７〉および保護を必要とする回路素
子にはシリコンレジンを塗布して素子およびボンディン
グ細線を保護する。
本工程において、回路機能検査を行っても不良品と認定
される個別集積回路（例えば左端のもの）は標識記号（
１４〉を黒色のレジスト等の遮光材ク１８）で塗りつぶ
して、標識記号（１４〉を消去する。
される個別集積回路（例えば左端のもの）は標識記号（
１４〉を黒色のレジスト等の遮光材ク１８）で塗りつぶ
して、標識記号（１４〉を消去する。
当然良品の個別集積回路はそのまま標識記号（１４〉を
残す。
残す。
次に第１図Ｆに示す如く、基板（ｌ１〉より個別集積回
路基板（１９）をプレスによって分離する。このプレス
はインデックス孔（１２）により機械的に位置の割り出
しを行い、雄型金型で基板（１９〉の周端のみを当接さ
せて基板（１９）の反りを利用して打抜く。従って基板
（１９）上の素子は何ら影響を受けない。
路基板（１９）をプレスによって分離する。このプレス
はインデックス孔（１２）により機械的に位置の割り出
しを行い、雄型金型で基板（１９〉の周端のみを当接さ
せて基板（１９）の反りを利用して打抜く。従って基板
（１９）上の素子は何ら影響を受けない。
更に第１図Ｇに示す如く、分離した個別集積回路基板（
１９）・・・〈１９〉を標識記号＜１４〉に従って選別
する。このとき標識記号（１４〉を消去した個別集積回
路基板（１９）は不良品として除去し、他の個別集積回
路基板（１９〉はその標識記号（ｌ４）に従って同じ機
種毎に選別をする。
１９）・・・〈１９〉を標識記号＜１４〉に従って選別
する。このとき標識記号（１４〉を消去した個別集積回
路基板（１９）は不良品として除去し、他の個別集積回
路基板（１９〉はその標識記号（ｌ４）に従って同じ機
種毎に選別をする。
本工程の特徴は基板（ｌ１〉より分離された種々の機種
の個別集積回路基板（１９〉・・・（１９〉を標識記号
（１４〉を認識して夫々の機種に分類でき、更に標識記
号（１４）を消去したものはどの機種でも不良品として
除去できる。
の個別集積回路基板（１９〉・・・（１９〉を標識記号
（１４〉を認識して夫々の機種に分類でき、更に標識記
号（１４）を消去したものはどの機種でも不良品として
除去できる。
更に分離された個別集積回路には外部リードが半田付け
された後、樹脂ケースで封止するかエボキシ樹脂のディ
ビングによってシールして完成する。
された後、樹脂ケースで封止するかエボキシ樹脂のディ
ビングによってシールして完成する。
（ト）発明の効果
本発明に依れば、基板〈１１）上には任意の機種の配列
ができるので、各機種の生産数量に対応して個別集積回
路基板（１９〉の配列が選択でき、極めてフレキシブル
な生産を実現できる利点を有する。
ができるので、各機種の生産数量に対応して個別集積回
路基板（１９〉の配列が選択でき、極めてフレキシブル
な生産を実現できる利点を有する。
次に基板（１１〉上の区画（１３）に固有の標識記号（
１４〉を形成し、回路機能検査後に不良品の個別集積回
路基板（１９〉の標識記号（ｌ４）を消去しているので
、回路機能検査まで一つのリボン状の基板（１１〉で連
続して生産でき、各個別集積回路基板（１９〉に分離し
た後は標識記号（１４）の有無で不良品の選別を行える
利点を有する。
１４〉を形成し、回路機能検査後に不良品の個別集積回
路基板（１９〉の標識記号（ｌ４）を消去しているので
、回路機能検査まで一つのリボン状の基板（１１〉で連
続して生産でき、各個別集積回路基板（１９〉に分離し
た後は標識記号（１４）の有無で不良品の選別を行える
利点を有する。
第１図Ａ乃至第１図Ｇは本発明の集積回路の多量製造方
法を説明する上面図、第２図乃至第５図は従来の集積回
路の多量製造方法を説明する上面図および断面図である
。 （１１）はリボン状の基板、 （１２〉はインデックス
孔、 （１３）は区画、 （１４〉は標識記号、 （１
５）は導電パターン、 （１６）は抵抗素子、 （１７
）は半導体素子、 （１８）は遮光材、 （１９〉は個
別集積回路基板である。 第１ 図Ａ 第１ｅ！ＱＤ １ 図Ｂ Ｚ １５ 第１図Ｅ 第 １ 第 １ 図Ｆ 図Ｇ 第 ２図八 第３図 Ｊ
法を説明する上面図、第２図乃至第５図は従来の集積回
路の多量製造方法を説明する上面図および断面図である
。 （１１）はリボン状の基板、 （１２〉はインデックス
孔、 （１３）は区画、 （１４〉は標識記号、 （１
５）は導電パターン、 （１６）は抵抗素子、 （１７
）は半導体素子、 （１８）は遮光材、 （１９〉は個
別集積回路基板である。 第１ 図Ａ 第１ｅ！ＱＤ １ 図Ｂ Ｚ １５ 第１図Ｅ 第 １ 第 １ 図Ｆ 図Ｇ 第 ２図八 第３図 Ｊ
Claims (4)
- （１）リボン状の金属基板に所望の間隔を設けて多数の
個別集積回路を形成する区画を設ける工程、 前記区画内に標識記号を形成し、それに対応する導電パ
ターンを前記基板を絶縁して前記区画に形成する工程、 半導体素子を前記導電パターンの所望位置に固着し且つ
ボンディング細線により各導電パターンとの接続を行う
工程、 前記半導体素子を含む回路機能検査を行い、不良の個別
集積回路はその区画内の前記標識記号を消去する工程、 前記金属基板から前記個別集積回路を分離し、前記標識
記号を消去した個別集積回路を区別する工程とを具備す
ることを特徴とする集積回路の多量製造方法。 - （２）リボン状の金属基板に所望の間隔を設けてインデ
ックス孔を形成する工程、 前記インデックス孔により割り出された多数の個別集積
回路を形成する区画を設ける工程、前記区画内に標識記
号を形成し、それに対応する導電パターンを前記基板を
絶縁して前記区画に形成する工程、 半導体素子を前記導電パターンの所望位置に固着し且つ
ボンディング細線により各導電パターンとの接続を行う
工程、 前記半導体素子を含む回路機能検査を行い、不良の個別
集積回路はその区画内の前記標識記号を消去する工程、 前記金属基板から前記個別集積回路を分離し、前記標識
記号を消去した個別集積回路を区別する工程とを具備す
ることを特徴とする集積回路の多量製造方法。 - （３）前記標識記号としてバーコードを用いることを特
徴とする請求項１または２記載の集積回路の多量製造方
法。 - （４）前記不良の個別集積回路はその区画内の前記標識
記号を遮光材で被覆することを特徴とする請求項１また
は２記載の集積回路の多量製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241514A JPH03104129A (ja) | 1989-09-18 | 1989-09-18 | 集積回路の多量製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241514A JPH03104129A (ja) | 1989-09-18 | 1989-09-18 | 集積回路の多量製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104129A true JPH03104129A (ja) | 1991-05-01 |
Family
ID=17075476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241514A Pending JPH03104129A (ja) | 1989-09-18 | 1989-09-18 | 集積回路の多量製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104129A (ja) |
-
1989
- 1989-09-18 JP JP1241514A patent/JPH03104129A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970010149B1 (ko) | 전자적 모듈용의 회로를 제공하도록 된 테이프 및 그 제조방법 | |
| TW535267B (en) | Semiconductor device | |
| US5776799A (en) | Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same | |
| US3968563A (en) | Precision registration system for leads | |
| EP1280204A2 (en) | Wiring substrate having position problem | |
| US6472726B1 (en) | Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment | |
| JPS6053462B2 (ja) | 半導体装置用ギヤングボンデイング接続テープおよびその製造方法 | |
| US4343083A (en) | Method of manufacturing flexible printed circuit sheets | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JPH03132061A (ja) | 集積回路の多量製造方法 | |
| JPH03132062A (ja) | 集積回路の多量製造方法 | |
| JPH02138763A (ja) | 集積回路の多量製造方法 | |
| JPH02138764A (ja) | 集積回路の多量製造方法 | |
| JPH02163956A (ja) | 集積回路の多量製造方法 | |
| JPS6329414B2 (ja) | ||
| GB2177262A (en) | Making printed circuits | |
| JPH02237094A (ja) | 混成集積回路の製造方法 | |
| JPH0226390B2 (ja) | ||
| JPH02215185A (ja) | 混成集積回路の製造方法 | |
| JPH02244667A (ja) | 混成集積回路基板の製造方法 | |
| JPS6220694B2 (ja) | ||
| JPS5815945B2 (ja) | リ−ドフレ−ムハンドウタイソウチ | |
| JPH02215180A (ja) | 混成集積回路及びその製造方法 | |
| JPS6155247B2 (ja) | ||
| JP2001116771A (ja) | 電流検出用低抵抗器及びその製造方法 |