JPH02138763A - 集積回路の多量製造方法 - Google Patents
集積回路の多量製造方法Info
- Publication number
- JPH02138763A JPH02138763A JP63292888A JP29288888A JPH02138763A JP H02138763 A JPH02138763 A JP H02138763A JP 63292888 A JP63292888 A JP 63292888A JP 29288888 A JP29288888 A JP 29288888A JP H02138763 A JPH02138763 A JP H02138763A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- integrated circuit
- width direction
- insulating substrate
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は集積回路の多量製造方法、特に多品種の集積回
路を同時に多量に製造できる集積回路の多量製造方法に
関する。
路を同時に多量に製造できる集積回路の多量製造方法に
関する。
(ロ)従来の技術
従来の半導体素子の多量製造方法としては特公昭45−
1137号公報の如きパンチングメタルフレーム方法お
よび特公昭47−3206号公報のフィルムキャリア方
法が知られている。しかしながらこれらの方法が適用さ
れるのは電力消費の小さいモノリシック集積回路に限ら
れ、また各リード片は自己支持されなくてはならないの
である程度以上に細くできずビン数の多い大規模集積回
路には適していないのである。
1137号公報の如きパンチングメタルフレーム方法お
よび特公昭47−3206号公報のフィルムキャリア方
法が知られている。しかしながらこれらの方法が適用さ
れるのは電力消費の小さいモノリシック集積回路に限ら
れ、また各リード片は自己支持されなくてはならないの
である程度以上に細くできずビン数の多い大規模集積回
路には適していないのである。
上述した従来の欠点を大幅に改善した集積回路の多量製
造方法を本願出願人は特公昭63−29414号公報に
提案し、以下にその製造方法を第5図乃至第8図を参照
して説明する。
造方法を本願出願人は特公昭63−29414号公報に
提案し、以下にその製造方法を第5図乃至第8図を参照
して説明する。
まず第5図に示す如く、長板状の金属基板(1)を準備
し、基板(1)の長手方向に一定間隔でインデックス孔
(2Σあるいはスリット孔(3)を形成する。金属基板
(1)としては1■厚のアルミニウムを用い、例えば7
Qsx 1000111mの長板サイズとする。イン
デックス孔(2)あるいはスリット孔(3)はいずれか
が形成され、完成される集積回路が大きいものには第5
図Bの如くスリット孔(3)を用い、逆に小さいものは
第5図Aの如くインデックス孔(2)を用いる。このイ
ンデックス孔(2)あるいはスリット孔(3)はプレス
で打抜かれ、後工程の機械的手段による位置の割り出し
として用いられる。従って完成きれる混成集積回路の大
きさに従ってインデックス孔(2)あるいはスリット孔
(3)の間隔が選ばれる。更に詳述すると第5図Aは基
板(1)の幅方向の両端にインデックス孔(2)を設け
、インデックス孔(2)で割り出される区画(4)に2
個の集積回路を備えている。第5図Bは基板〈1)の幅
方向に長いスリ・7F・孔(3)で各区画(4)を区切
り、区画(4)に1個の集積回路を形成するものである
。これから明らかな様に基板(1)の幅を標準化するこ
とによって同一サイズの基板〈1)で様々の大きさの集
積回路を形成できる。
し、基板(1)の長手方向に一定間隔でインデックス孔
(2Σあるいはスリット孔(3)を形成する。金属基板
(1)としては1■厚のアルミニウムを用い、例えば7
Qsx 1000111mの長板サイズとする。イン
デックス孔(2)あるいはスリット孔(3)はいずれか
が形成され、完成される集積回路が大きいものには第5
図Bの如くスリット孔(3)を用い、逆に小さいものは
第5図Aの如くインデックス孔(2)を用いる。このイ
ンデックス孔(2)あるいはスリット孔(3)はプレス
で打抜かれ、後工程の機械的手段による位置の割り出し
として用いられる。従って完成きれる混成集積回路の大
きさに従ってインデックス孔(2)あるいはスリット孔
(3)の間隔が選ばれる。更に詳述すると第5図Aは基
板(1)の幅方向の両端にインデックス孔(2)を設け
、インデックス孔(2)で割り出される区画(4)に2
個の集積回路を備えている。第5図Bは基板〈1)の幅
方向に長いスリ・7F・孔(3)で各区画(4)を区切
り、区画(4)に1個の集積回路を形成するものである
。これから明らかな様に基板(1)の幅を標準化するこ
とによって同一サイズの基板〈1)で様々の大きさの集
積回路を形成できる。
次に第6図に示す如くインデックス孔(2)あるいはス
リット孔(3)で割り出される基板(1)上の多数の区
画(4〉・・・(4)に導電パターン(5〉を形成する
。区画く4)内には一つあるいは複数の導電パターン(
5)が形成でき、また異種の導電パターン(5)を同一
区画(4)内あるいは異なる区画(4)に形成できる。
リット孔(3)で割り出される基板(1)上の多数の区
画(4〉・・・(4)に導電パターン(5〉を形成する
。区画く4)内には一つあるいは複数の導電パターン(
5)が形成でき、また異種の導電パターン(5)を同一
区画(4)内あるいは異なる区画(4)に形成できる。
前述した基板(1)は周知の陽極酸化によってその表面
に酸化アルミニウム被膜(図示せず)が形成され、更に
基板(1)の−主面に第8図に示す如く導電パターン(
5)が形成される。先ず第8図Aの如く導電金属箔<6
)例えば銅箔が粘着される。
に酸化アルミニウム被膜(図示せず)が形成され、更に
基板(1)の−主面に第8図に示す如く導電パターン(
5)が形成される。先ず第8図Aの如く導電金属箔<6
)例えば銅箔が粘着される。
金属箔(6)表面はスクリーン印刷によって所望の導電
パターン(5)を露出してレジスト(7)でマスクされ
、貴金属(金、銀、白金)メツキ層(8)が第8図Bの
如く金属箔(6)表面にメツキされる。然る後レジスト
を除去して貴金属メツキ層(8)をマスクとして金属箔
(6)のエツチングを行い第8図Cの如く所望の導電パ
ターン(5〉・・・(5)が形成される。スクリーン印
刷による導電パターン(5)・・・(5)の細さは0.
51m1が限界であるので、極細配線を必要とするとき
は周知の写真蝕刻技術に依り約2μまでの極細導電パタ
ーン(5)・・・(5)が可能となる。極細導電パター
ン<5)は従来のパンチングメタルフレームやフィルム
キャリアでは出来なかったがこの方法では可能となり、
ピン数の多い大規模集積回路の組立や高周波回路に利用
できる。
パターン(5)を露出してレジスト(7)でマスクされ
、貴金属(金、銀、白金)メツキ層(8)が第8図Bの
如く金属箔(6)表面にメツキされる。然る後レジスト
を除去して貴金属メツキ層(8)をマスクとして金属箔
(6)のエツチングを行い第8図Cの如く所望の導電パ
ターン(5〉・・・(5)が形成される。スクリーン印
刷による導電パターン(5)・・・(5)の細さは0.
51m1が限界であるので、極細配線を必要とするとき
は周知の写真蝕刻技術に依り約2μまでの極細導電パタ
ーン(5)・・・(5)が可能となる。極細導電パター
ン<5)は従来のパンチングメタルフレームやフィルム
キャリアでは出来なかったがこの方法では可能となり、
ピン数の多い大規模集積回路の組立や高周波回路に利用
できる。
尚本工程で多層配線が必要なときは形成された導電パタ
ーン(5)上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料を印刷して焼成するこ
とで実現できる。
ーン(5)上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料を印刷して焼成するこ
とで実現できる。
また本工程で抵抗等の回路素子を組込むときは周知のス
クリーン印刷技術によって抵抗塗料を金属基板(1)に
印刷して焼成して形成する。
クリーン印刷技術によって抵抗塗料を金属基板(1)に
印刷して焼成して形成する。
続いて第7図に示す如く、導電バクーン(5)の所望の
パッド(51)上に半導体集積回路等の半導体素子(9
)を導電ペーストを用いて固着し、バッドク51)に隣
接する導電パターン(5)と対応する半導体素子(9)
の電極とを金あるいはアルミニウム細線でボンディング
して接続する。
パッド(51)上に半導体集積回路等の半導体素子(9
)を導電ペーストを用いて固着し、バッドク51)に隣
接する導電パターン(5)と対応する半導体素子(9)
の電極とを金あるいはアルミニウム細線でボンディング
して接続する。
然る後インデックス孔(2)あるいはスリット孔(3)
を用いて機械的にコマ送りを行いながら測定される導電
パターン(5)に通電して半導体素子(9)および他の
回路素子を含む回路機能検査を行う。
を用いて機械的にコマ送りを行いながら測定される導電
パターン(5)に通電して半導体素子(9)および他の
回路素子を含む回路機能検査を行う。
断る検査で抵抗等が組込まれている場合はファンクショ
ナルトリミングをして回路機能の調整を行い、更に半導
体素子(9)が所定の回路機能を出きないときは半導体
素子(9)を除去して再生を行い歩留の大幅向上をはか
る。また必要ならばボンディング細線の接着強度の測定
も行なえる。
ナルトリミングをして回路機能の調整を行い、更に半導
体素子(9)が所定の回路機能を出きないときは半導体
素子(9)を除去して再生を行い歩留の大幅向上をはか
る。また必要ならばボンディング細線の接着強度の測定
も行なえる。
即ち本工程では封止前に回路機能検査を連結きれた状態
で行なえるので極めて効率よく測定やトノミングが行な
え且つ不良品の再生もできるので大幅な歩留向上を達成
される。
で行なえるので極めて効率よく測定やトノミングが行な
え且つ不良品の再生もできるので大幅な歩留向上を達成
される。
更に断る検査後半導体素子<9)および保護を必要とす
る回路素子にはシリコンレシンを塗布して素子およびボ
ンディング細線を保護する。また断る素子はトランスフ
ァモールドにより部分的にモールドができる。
る回路素子にはシリコンレシンを塗布して素子およびボ
ンディング細線を保護する。また断る素子はトランスフ
ァモールドにより部分的にモールドができる。
斯上の工程の後金属基板(1)に連結された状態で完成
された多数の集積回路はプレスによって金属基板り1)
から個別集積回路としで分離される。
された多数の集積回路はプレスによって金属基板り1)
から個別集積回路としで分離される。
このプレスはインデックス孔(2)あるいはスリット孔
(3)に従って機械的に位置を割り出して行なえるので
極めて効率が良い。このプレスでは雄型金型の周端部の
みを基板(1)に当接させて行うので基板(1)上の素
子は影響を受けない。
(3)に従って機械的に位置を割り出して行なえるので
極めて効率が良い。このプレスでは雄型金型の周端部の
みを基板(1)に当接させて行うので基板(1)上の素
子は影響を受けない。
個別集積回路には外部リードが半田付けされた後樹脂ケ
ースで封止するかエポキシ樹脂のデイピングによってシ
ールを行って完成される。
ースで封止するかエポキシ樹脂のデイピングによってシ
ールを行って完成される。
(ハ)発明が解決しようとする課題
斯上した改善された従来の集積回路の多量製造方法では
、一つの長板状の金属基板(1)には同一の導電パター
ン(5)を一の区画(4)に一つあるいは複数個形成し
ており、一つの金属基板(1)から−種類の集積回路し
か多量製造できない問題点を有している。
、一つの長板状の金属基板(1)には同一の導電パター
ン(5)を一の区画(4)に一つあるいは複数個形成し
ており、一つの金属基板(1)から−種類の集積回路し
か多量製造できない問題点を有している。
またーの区画(4)あるいは異なる区画(4)に異なる
導電パターン(5)を形成してもその組み合せは固定さ
れており、個別集積回路に分離されるまでは一体化して
製造工程を流されるので夫々の組立工程を必ず通る心安
があり、極めて製造効率が悪い問題点があった。
導電パターン(5)を形成してもその組み合せは固定さ
れており、個別集積回路に分離されるまでは一体化して
製造工程を流されるので夫々の組立工程を必ず通る心安
があり、極めて製造効率が悪い問題点があった。
更に定められた品種の多量生産には適していたか、多品
種少量生産には不適である問題点もあった。
種少量生産には不適である問題点もあった。
(二〉課題を解決するための手段
本発明は斯上した諸々の問題点に鑑みてなされ、リボン
状の絶縁基板にインデックス孔により割り出される区画
に複数の異なる導電パターンを形成し、各集積回路に共
通する基板形成工程を終了した後個別集積回路に分離し
、個別集積回路を同一の導電パターンを有する機種毎に
選別し、各機種毎に専用の組立工程を行うことにより、
従来の問題点を改良した集積回路の多量製造方法を実現
するものである。
状の絶縁基板にインデックス孔により割り出される区画
に複数の異なる導電パターンを形成し、各集積回路に共
通する基板形成工程を終了した後個別集積回路に分離し
、個別集積回路を同一の導電パターンを有する機種毎に
選別し、各機種毎に専用の組立工程を行うことにより、
従来の問題点を改良した集積回路の多量製造方法を実現
するものである。
(ホ)作用
本発明に依れば、リボン状の絶縁基板にインデックス孔
で割り出される幅方向の区画に同一サイズの複数の導電
パターンを形成し、各導電パターンに夫々同一機種毎に
個別の標識記号を付し、基板形成工程終了後に絶縁基板
より個別集積回路基板を分離し、この個別集積回路基板
を標識記号に従って同−機種毎に選別して、個別機種毎
に専用の組立工程を行う。この結果、各機種に共通ずる
基板形成工程を同時に多量に処理でき、各機種毎に異な
る組立工程を個別の専用組立ラインで行うので極めて効
率の良い多機種少量生産を行なえる特徴を有する。
で割り出される幅方向の区画に同一サイズの複数の導電
パターンを形成し、各導電パターンに夫々同一機種毎に
個別の標識記号を付し、基板形成工程終了後に絶縁基板
より個別集積回路基板を分離し、この個別集積回路基板
を標識記号に従って同−機種毎に選別して、個別機種毎
に専用の組立工程を行う。この結果、各機種に共通ずる
基板形成工程を同時に多量に処理でき、各機種毎に異な
る組立工程を個別の専用組立ラインで行うので極めて効
率の良い多機種少量生産を行なえる特徴を有する。
(へ)実施例
以下に第1図乃至第4図を参照して本発明の種々の実施
例を説明する。
例を説明する。
まず第1図Aに示す如く、リボン(長板)状の絶縁基板
(11)を用意し、基板(11)の長手方向に所望の間
隔で両端にインデックス孔(12)を形成する。絶縁基
板(11)としては0.5〜1皿厚の金属、例えばアル
ミニウムを用い、具体的には1゜000nn++X10
0.0OOaのリボンサイズとする。この絶縁基板(1
1)は給送用の大口径、例えば直径10mのローラーに
巻き取られており、このローラーから順次送り出される
。絶縁基板(11)にはその両端にプレス機で所定の間
隔、具体的には形成される導電パターンのサイズに対応
した間隔でインデックス孔(12)が打ち抜いて形成さ
れ、後工程の機械的手段による位置の割り出しおよび基
板の送り用として用いられる。
(11)を用意し、基板(11)の長手方向に所望の間
隔で両端にインデックス孔(12)を形成する。絶縁基
板(11)としては0.5〜1皿厚の金属、例えばアル
ミニウムを用い、具体的には1゜000nn++X10
0.0OOaのリボンサイズとする。この絶縁基板(1
1)は給送用の大口径、例えば直径10mのローラーに
巻き取られており、このローラーから順次送り出される
。絶縁基板(11)にはその両端にプレス機で所定の間
隔、具体的には形成される導電パターンのサイズに対応
した間隔でインデックス孔(12)が打ち抜いて形成さ
れ、後工程の機械的手段による位置の割り出しおよび基
板の送り用として用いられる。
更に具体的に説明すると、第1図Aに点線で示す領域が
個別集積回路基板(13)であり、右側より最初のイン
デックス孔(12)で決まる区画(14)には同一機種
A、A、Aが3列はど基板(11)の幅方向に配列され
ている0次の異なる間隔のインデックス孔(12)で決
まる区画(14)には異種の同一機種B、B、Bが3列
はど同様に配列されている。更に次の異なる間隔のイン
デックス孔(12)で決まる区画<14)には更に異種
の同一機種C,C,Cが3列はど同様に配列されている
。続いて次の区画にはAが、その次の区画にはCが同様
に配列される。従ってこの配列パターンを本実施例では
AB−C−A−Cと決めているが、A−A−BB−Cで
も、A−A−A−B−Cでも任意に決められ、最終的に
A、B、Cの機種の必要個数に応じて決定できる。
個別集積回路基板(13)であり、右側より最初のイン
デックス孔(12)で決まる区画(14)には同一機種
A、A、Aが3列はど基板(11)の幅方向に配列され
ている0次の異なる間隔のインデックス孔(12)で決
まる区画(14)には異種の同一機種B、B、Bが3列
はど同様に配列されている。更に次の異なる間隔のイン
デックス孔(12)で決まる区画<14)には更に異種
の同一機種C,C,Cが3列はど同様に配列されている
。続いて次の区画にはAが、その次の区画にはCが同様
に配列される。従ってこの配列パターンを本実施例では
AB−C−A−Cと決めているが、A−A−BB−Cで
も、A−A−A−B−Cでも任意に決められ、最終的に
A、B、Cの機種の必要個数に応じて決定できる。
また第3図を参照すると、第1図Aと類似するパターン
が示されているが、この実施例では同一の区画(14〉
には導電パターンのサイズが同じであれば、A、A’、
A”の如く異なる機種でも同一の区画(14)内に配列
できることを示している。また一部の区画のみA、A’
、A”で、他の区画は前述の如<A、A、Aの配列でも
良い。区画(14〉内でも導電パターンサイズさえ同じ
であれば異機種を配列でき、更にきめ細かい多品種の生
産を実現できる。
が示されているが、この実施例では同一の区画(14〉
には導電パターンのサイズが同じであれば、A、A’、
A”の如く異なる機種でも同一の区画(14)内に配列
できることを示している。また一部の区画のみA、A’
、A”で、他の区画は前述の如<A、A、Aの配列でも
良い。区画(14〉内でも導電パターンサイズさえ同じ
であれば異機種を配列でき、更にきめ細かい多品種の生
産を実現できる。
更に第2図を参照すると、インデックス孔(12)の間
隔を一定として、各区画(14)にA、B、Cのいずれ
かを配列するパターンが示されている。この方式では同
一の導電パターンのサイズの場合は効率が良いが、異な
る導電パターンのサイズのときは個別集積回路基板の面
積が異なり、余白部分が生じて効率が低下する欠点が生
じる。しかしインデックス孔(12)が一定であるので
、工程での機械的手段による制御は容易となる。
隔を一定として、各区画(14)にA、B、Cのいずれ
かを配列するパターンが示されている。この方式では同
一の導電パターンのサイズの場合は効率が良いが、異な
る導電パターンのサイズのときは個別集積回路基板の面
積が異なり、余白部分が生じて効率が低下する欠点が生
じる。しかしインデックス孔(12)が一定であるので
、工程での機械的手段による制御は容易となる。
なお第1図A1第2図および第3図では3列のパターン
のみしか示していないが、列は任意に設定できることは
明白であり、区画(14)により列の数を変更もできる
。
のみしか示していないが、列は任意に設定できることは
明白であり、区画(14)により列の数を変更もできる
。
次に第1図Bに示す如く、インデックス孔(12)で割
り出される基板(11)の多数の区画く14)・・・<
14)に導電パターン(15)を形成する。導電パター
ン(15)の形成は従来と同様に第8図に示す方法で達
成される。即ち、アルミニウムの基板(1)は周知の陽
極酸化によってその表面に酸化アルミニウム被膜(図示
せず)が形成され、更に基板(1)の−工面に第1図B
に示す如く導電パターン(5)が形成される。先ず第8
図Aの如く導電金属箔(6)例えば銅箔が粘着される。
り出される基板(11)の多数の区画く14)・・・<
14)に導電パターン(15)を形成する。導電パター
ン(15)の形成は従来と同様に第8図に示す方法で達
成される。即ち、アルミニウムの基板(1)は周知の陽
極酸化によってその表面に酸化アルミニウム被膜(図示
せず)が形成され、更に基板(1)の−工面に第1図B
に示す如く導電パターン(5)が形成される。先ず第8
図Aの如く導電金属箔(6)例えば銅箔が粘着される。
金属箔(6)表面はスクリン印刷によって所望の導電パ
ターン(5)を露出してレジスト(7)でマスクきれ、
貴金属(金、銀、白金)メツキ層(8)が第8図Bの如
く金属箔(6)表面にメツキされる。然る後レジストを
除去して貴金属メツキ層(8)をマスクとして金属箔(
6)のエツチングを行い第8図Cの如く所望の導電パタ
ーン(5)・・・(5)が形成される。スクリーン印刷
による導電パターンク5)・・・〈5)の細さはo、s
mmが限界であるので、極細配線を必要とするときは周
知の写真蝕刻技術に依り約2μまでの極細導電パターン
〈5)・・・(5)が可能となる。
ターン(5)を露出してレジスト(7)でマスクきれ、
貴金属(金、銀、白金)メツキ層(8)が第8図Bの如
く金属箔(6)表面にメツキされる。然る後レジストを
除去して貴金属メツキ層(8)をマスクとして金属箔(
6)のエツチングを行い第8図Cの如く所望の導電パタ
ーン(5)・・・(5)が形成される。スクリーン印刷
による導電パターンク5)・・・〈5)の細さはo、s
mmが限界であるので、極細配線を必要とするときは周
知の写真蝕刻技術に依り約2μまでの極細導電パターン
〈5)・・・(5)が可能となる。
本工程で大切な点は、レジスト(7)のスクリーン印刷
である。レジスト(7)のスクリーン印刷はインデック
ス孔(12〉で割り出された一つの区画(14)に対し
て行なわれ、印刷方向は絶縁基板(11)の幅方向とな
る。従って、予じめ導電パターン(15)の配列に対応
した、例えばA−A−A、B−BB、C−C−C等のシ
ルクマスクを用意し、インデックス孔(12)の間隔を
検出して対応するシルクマスクでレジスト(7)をスク
リーン印刷する。
である。レジスト(7)のスクリーン印刷はインデック
ス孔(12〉で割り出された一つの区画(14)に対し
て行なわれ、印刷方向は絶縁基板(11)の幅方向とな
る。従って、予じめ導電パターン(15)の配列に対応
した、例えばA−A−A、B−BB、C−C−C等のシ
ルクマスクを用意し、インデックス孔(12)の間隔を
検出して対応するシルクマスクでレジスト(7)をスク
リーン印刷する。
更に本工程で大切な点は、スクリーン印刷時に各導電パ
ターン(15)に対応した個別の識別記号(16)を印
刷する。即ち、第1図Bでは余白部にバコードを印刷し
、銅箔のパターンで識別記号(16)を入れる。なお識
別記号(16)の他の形成方法を第4図に示す。第4図
では余白部に形状の異なる、例えば円、四角、三角等の
パンチング孔(17)を形成している。
ターン(15)に対応した個別の識別記号(16)を印
刷する。即ち、第1図Bでは余白部にバコードを印刷し
、銅箔のパターンで識別記号(16)を入れる。なお識
別記号(16)の他の形成方法を第4図に示す。第4図
では余白部に形状の異なる、例えば円、四角、三角等の
パンチング孔(17)を形成している。
なお第1図Bで点線で示す各領域には夫々導電パターン
が形成されている力釈図面上は省略されている。
が形成されている力釈図面上は省略されている。
次に第1図Cに示す如く、抵抗素子(18)の形成をす
る。抵抗素子(18)は同様に区画(14)毎に所定の
シルクマスクを用いて抵抗ペーストをスクリーン印刷し
て焼成して形成する。
る。抵抗素子(18)は同様に区画(14)毎に所定の
シルクマスクを用いて抵抗ペーストをスクリーン印刷し
て焼成して形成する。
上述した第1図Aから第1図Cが基板形成工程であり、
いかなる機種の集積回路も不可避の工程である。本発明
では多品種を同一のリボン状の基板(11)上に形成し
て同時に多量製造する点に特徴がある。
いかなる機種の集積回路も不可避の工程である。本発明
では多品種を同一のリボン状の基板(11)上に形成し
て同時に多量製造する点に特徴がある。
次に第1図りに示す如く、基板(11)より個別集積回
路基板(13)・・・(13)をプレスによって分離す
る。このプレスはインデックス孔(12)により機械的
に位置の割り出しを行い、雄型金型で基板(13)・・
・(13〉の周端のみを当接きせて基板(13〉の反り
を利用して打抜く。従って基板(13)・・・(13)
上の素子は何ら影響を受けない。
路基板(13)・・・(13)をプレスによって分離す
る。このプレスはインデックス孔(12)により機械的
に位置の割り出しを行い、雄型金型で基板(13)・・
・(13〉の周端のみを当接きせて基板(13〉の反り
を利用して打抜く。従って基板(13)・・・(13)
上の素子は何ら影響を受けない。
次に第1図Eに示す如く、分離した個別集積回路基板(
13)・・・(13)を標識記号(16)に従って同一
の導電パターン(15)を有する同一機種、例えばA。
13)・・・(13)を標識記号(16)に従って同一
の導電パターン(15)を有する同一機種、例えばA。
B、C毎に選別し、その後各機種毎に専用の組立工程を
流す。
流す。
本工程の特徴は基板(11)より分離された種々の機種
の個別集積回路基板(13)・・・(13)を標識記号
(16)を検出して夫々の機種に分類している。この結
果、基板(11)上にランダムに形成された種々の機種
の個別集積回路基板(13)・・・(13)を個々の機
種に選別され、その後個別の組立工程へと移行して行く
。
の個別集積回路基板(13)・・・(13)を標識記号
(16)を検出して夫々の機種に分類している。この結
果、基板(11)上にランダムに形成された種々の機種
の個別集積回路基板(13)・・・(13)を個々の機
種に選別され、その後個別の組立工程へと移行して行く
。
組立工程では各機種毎に載置する半導体素子(19)、
チップコンデンサ、チップ抵抗が異なるので、各機種毎
の組立を行う方がはるかに効率が良くなる。組立工程は
半導体素子(19)やチップ部品を導電パターン<15
)上に載置するゲイボンディング工程と、半導体素子(
19〉の電極と対応する導電パターン(15)とを金あ
るいはアルミニウムのボンディングワイヤで接続するワ
イヤボンディング工程と、回路機能検査や特性の調整を
行うファンクショナルトリミング等を行う検査工程より
構成されている。ダイボンディング工程では、導電パタ
ーン(15)の所望位置に半導体集積回路等の半導体素
子(19)を導電ペーストを用いて固着し、チ・ンブ部
品(図示せず)は半田付けする。次にワイヤボンディン
グ工程では、自動デジタルボンター装置により半導体素
子(19)の電極と導電パターン(15〉とをパターン
認識しながら超音波ボンティングあるいはネールへラド
ボンディングによりボンディングワイヤで自動的に接続
する。検査工程では、itパターン(15)に通電して
半導体素子(19)および他の回路素子を含む回路機能
検査を行う。
チップコンデンサ、チップ抵抗が異なるので、各機種毎
の組立を行う方がはるかに効率が良くなる。組立工程は
半導体素子(19)やチップ部品を導電パターン<15
)上に載置するゲイボンディング工程と、半導体素子(
19〉の電極と対応する導電パターン(15)とを金あ
るいはアルミニウムのボンディングワイヤで接続するワ
イヤボンディング工程と、回路機能検査や特性の調整を
行うファンクショナルトリミング等を行う検査工程より
構成されている。ダイボンディング工程では、導電パタ
ーン(15)の所望位置に半導体集積回路等の半導体素
子(19)を導電ペーストを用いて固着し、チ・ンブ部
品(図示せず)は半田付けする。次にワイヤボンディン
グ工程では、自動デジタルボンター装置により半導体素
子(19)の電極と導電パターン(15〉とをパターン
認識しながら超音波ボンティングあるいはネールへラド
ボンディングによりボンディングワイヤで自動的に接続
する。検査工程では、itパターン(15)に通電して
半導体素子(19)および他の回路素子を含む回路機能
検査を行う。
斯る検査で抵抗等が組込まれている場合はファンクシ9
ナルトリミングをして回路機能の調整を行い、更に半導
体素子(19)が所定の回路機能を出さないときは半導
体素子<19)を除去して再生を行い歩留の大幅向上を
はかる。また必要ならばボンディング細線の接着強度の
測定も行なえる。即ち本工程では封止前に回路機能検査
を連結された状態で行なえるので極めて効率よく測定や
トリミングが行なえ且つ不良品の再生もできるので大幅
な歩留向上を達成きれる。更に斯る検査後半導体素子(
19)および保護を必要とする回路素子にはシリコンレ
ジンを塗布して素子およびボンディング細線を保護する
。また断る素子はトランスファモールドにより部分的に
モールドができる。
ナルトリミングをして回路機能の調整を行い、更に半導
体素子(19)が所定の回路機能を出さないときは半導
体素子<19)を除去して再生を行い歩留の大幅向上を
はかる。また必要ならばボンディング細線の接着強度の
測定も行なえる。即ち本工程では封止前に回路機能検査
を連結された状態で行なえるので極めて効率よく測定や
トリミングが行なえ且つ不良品の再生もできるので大幅
な歩留向上を達成きれる。更に斯る検査後半導体素子(
19)および保護を必要とする回路素子にはシリコンレ
ジンを塗布して素子およびボンディング細線を保護する
。また断る素子はトランスファモールドにより部分的に
モールドができる。
更に検査工程を終了した個別集積回路には外部ノードが
半田付けされた後、樹脂ケースで封止するかエポキシ樹
脂のデイピングによってシールを行って完成する。
半田付けされた後、樹脂ケースで封止するかエポキシ樹
脂のデイピングによってシールを行って完成する。
(ト)発明の効果
本発明に依れば、すべての機種に共通ずる基板形成工程
を一つのリボン状の基tJj、(11)で同時に行い、
組立工程は各機種毎に専用で行っているので、多品種少
量生産においても多量製造の利点を得ることができる。
を一つのリボン状の基tJj、(11)で同時に行い、
組立工程は各機種毎に専用で行っているので、多品種少
量生産においても多量製造の利点を得ることができる。
次に基板<11)上には任意の機種の配列ができるので
、各機種の生産数量に対応して個別集積回路(13)の
配列を選択でき、極めてフレキシブルな生産を実現でき
る利点を有する。
、各機種の生産数量に対応して個別集積回路(13)の
配列を選択でき、極めてフレキシブルな生産を実現でき
る利点を有する。
更に基板(11)上の個別集積回路<13)には固有の
標識記号(16)を導電パターン(15)のスクリーン
印刷時に形成しているので、基板形成工程終了後に基板
(11)から分離しても各機種毎の選別が極めて容易に
行なえる利点を有する。
標識記号(16)を導電パターン(15)のスクリーン
印刷時に形成しているので、基板形成工程終了後に基板
(11)から分離しても各機種毎の選別が極めて容易に
行なえる利点を有する。
更に組立工程は各機種専用の組立ラインを流すので、そ
の機種に専用の半導体素子(19)やチップ部品を導電
パターン(15〉に載置するだけで良く、最短の組立工
程時間で組立できる利点を有する。
の機種に専用の半導体素子(19)やチップ部品を導電
パターン(15〉に載置するだけで良く、最短の組立工
程時間で組立できる利点を有する。
第1図A乃至第1図Eは本発明の集積回路の多量製造方
法を説明する上面図、第2図乃至第4図は本発明の他の
実施例を説明する上面図、第5図 乃至第8図は従来の集積回路の多量製造方法を説明する
上面図および断面図である。
法を説明する上面図、第2図乃至第4図は本発明の他の
実施例を説明する上面図、第5図 乃至第8図は従来の集積回路の多量製造方法を説明する
上面図および断面図である。
Claims (8)
- (1)リボン状の絶縁基板にその長さ方向に異種サイズ
の導電パターンに対応した間隔でインデックス孔を形成
する工程と、 前記インデックス孔により割り出された前記絶縁基板の
幅方向の一の区画には一の種類の複数の同一サイズの導
電パターンを形成し、幅方向の他の区画には他の種類の
複数の同一サイズの導電パターンを形成する工程と、 前記絶縁基板より各導電パターンを含む個別集積回路基
板に分離し、同一の導電パターンを有する個別集積回路
基板毎に選別する工程と、 前記同一の導電パターンを有する個別集積回路基板毎に
専用の組立ラインで前記導電パターン上の所望位置に半
導体素子を固着し且つボンディング細線による各導電パ
ターンとの接続を行う工程とを具備することを特徴とす
る集積回路の多量製造方法。 - (2)前記インデックス孔で割り出される前記絶縁基板
の幅方向の一の区画に幅方向にスクリーン印刷をして一
の種類の複数の同一サイズの導電パターンのレジスト層
を形成し、その後前記インデックス孔で割り出される幅
の方向の他の区画に幅方向にスクリーン印刷をして他の
種類の複数の同一サイズの導電パターンのレジスト層を
形成することを特徴とする請求項1記載の集積回路の多
量製造方法。 - (3)リボン状の絶縁基板に所定の間隔でインデックス
孔を形成する工程と、 前記インデックス孔により割り出される前記絶縁基板の
幅方向の一の区画には一の種類の複数の同一サイズ導電
パターンを形成し、同様に前記インデックス孔で割り出
される他の区画には他の種類の複数の同一サイズの導電
パターンを形成する工程と、 前記絶縁基板より各導電パターンを含む個別集積回路基
板に分離し、同一の導電パターンを有する個別集積回路
基板毎に選別する工程と、 前記同一の導電パターンを有する個別集積回路基板毎に
専用の組立ラインで前記導電パターンの所望位置に半導
体素子を固着し且つボンディング細線による各導電パタ
ーンとの接続を行う工程とを具備することを特徴とする
集積回路の多量製造方法。 - (4)前記インデックス孔で割り出される前記絶縁基板
の幅方向の一の区画に幅方向にスクリーン印刷をして一
の種類の複数の同一サイズの導電パターンのレジスト層
を形成し、その後前記インデックス孔で割り出される幅
の方向の他の区画に幅方向にスクリーン印刷をして他の
種類の複数の同一サイズの導電パターンのレジスト層を
形成することを特徴とする請求項3記載の集積回路の多
量製造方法。 - (5)リボン状の絶縁基板にその長さ方向に異種の導電
パターンに対応した間隔でインデックス孔を形成する工
程と、 前記インデックス孔により割り出される前記絶縁基板の
幅方向の一の区画には一の種類の複数の同一サイズの導
電パターンおよび個別の標識記号を形成し、同様に前記
インデックス孔で割り出される幅方向の他の区画には他
の種類の複数の同一サイズの導電パターンおよび個別の
他の標識記号を形成する工程と、 前記絶縁基板より各導電パターンおよび各標識記号を含
む個別集積回路基板に分離し、前記個別集積回路基板の
前記標識記号により同一の導電パターンを有する個別集
積回路基板毎に選別する工程と、 前記同一の導電パターンを有する個別集積回路基板毎に
専用の組立ラインで前記導電パターン上の所望位置に半
導体素子を固着し且つボンディング細線による各導電パ
ターンとの接続を行う工程とを具備することを特徴とす
る集積回路の多量製造方法。 - (6)前記標識記号としてバーコードを用いることを特
徴とする請求項5記載の集積回路の多量製造方法。 - (7)リボン状の絶縁基板に所定の間隔でインデックス
孔を形成する工程と、 前記インデックス孔により割り出される前記絶縁基板の
幅方向の一の区画には一の種類の複数の同一サイズの導
電パターンおよび個別の標識記号を形成し、同様に前記
インデックス孔で割り出される幅方向の他の区画には他
の種類の複数の同一サイズの導電パターンおよび個別の
他の標識記号を形成する工程と、 前記絶縁基板より各導電パターンおよび各標識記号を含
む個別集積回路基板に分離し、前記個別集積回路基板の
前記標識記号により同一の導電パターンを有する個別集
積回路基板毎に選別する工程と、 前記同一の導電パターンを有する個別集積回路基板毎に
専用の組立ラインで前記導電パターン上の所望位置に半
導体素子を固着し且つボンディング細線による各導電パ
ターンとの接続を行う工程とを具備することを特徴とす
る集積回路の多量製造方法。 - (8)前記識別記号としてバーコードを用いることを特
徴とする請求項7記載の集積回路の多量製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292888A JPH0715966B2 (ja) | 1988-11-18 | 1988-11-18 | 集積回路の多量製造方法 |
| US07/429,410 US5032542A (en) | 1988-11-18 | 1989-10-31 | Method of mass-producing integrated circuit devices using strip lead frame |
| KR1019890016854A KR930001266B1 (ko) | 1988-11-18 | 1989-11-26 | 집적회로의 다량 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292888A JPH0715966B2 (ja) | 1988-11-18 | 1988-11-18 | 集積回路の多量製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138763A true JPH02138763A (ja) | 1990-05-28 |
| JPH0715966B2 JPH0715966B2 (ja) | 1995-02-22 |
Family
ID=17787680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63292888A Expired - Lifetime JPH0715966B2 (ja) | 1988-11-18 | 1988-11-18 | 集積回路の多量製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715966B2 (ja) |
-
1988
- 1988-11-18 JP JP63292888A patent/JPH0715966B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715966B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806409A (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
| US3968563A (en) | Precision registration system for leads | |
| WO1996005612A1 (en) | A fine pitch lead frame and method for manufacturing same | |
| US7045392B2 (en) | Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JPH03132061A (ja) | 集積回路の多量製造方法 | |
| JP3609539B2 (ja) | 電子部品の製造方法、電子部品の出荷形態化方法、電子部品集合体、およびこの電子部品集合体の使用方法 | |
| JPH03132062A (ja) | 集積回路の多量製造方法 | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JPS6329414B2 (ja) | ||
| JPH02138764A (ja) | 集積回路の多量製造方法 | |
| JPH02163956A (ja) | 集積回路の多量製造方法 | |
| GB2177262A (en) | Making printed circuits | |
| JPH03104129A (ja) | 集積回路の多量製造方法 | |
| JPH0715966B2 (ja) | 集積回路の多量製造方法 | |
| JPH0226390B2 (ja) | ||
| JPH02237094A (ja) | 混成集積回路の製造方法 | |
| JPH02244667A (ja) | 混成集積回路基板の製造方法 | |
| JPH02215185A (ja) | 混成集積回路の製造方法 | |
| JPS60242632A (ja) | 集積回路の多量製造方法 | |
| JPS60242630A (ja) | 集積回路の多量製造方法 | |
| JPH0529395A (ja) | Tabテープの製造方法 | |
| JPH02215180A (ja) | 混成集積回路及びその製造方法 | |
| JPS62188345A (ja) | 混成集積回路の製造方法 | |
| JPS6220694B2 (ja) |