JPH03104149A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH03104149A JPH03104149A JP1240716A JP24071689A JPH03104149A JP H03104149 A JPH03104149 A JP H03104149A JP 1240716 A JP1240716 A JP 1240716A JP 24071689 A JP24071689 A JP 24071689A JP H03104149 A JPH03104149 A JP H03104149A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- pins
- printed board
- pin
- corners
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の表面実装型のピングリッドアレイパッケー
ジに関し、 表面実装時の位置合わせを容易とすることを目的とし、 パッケージ裏面に多数のピン状リードが所定のピッチで
マトリクス状に配設された表面実装型のピングリッドア
レイパッケージにおいて、上記マトリクス状に配置され
たリードの四隅の少なくとも対角の二つの隅の該リード
から該所定のピッチより長い距離を隔てた位置に該リー
ドより長さの長い位置合わせ用のピンを設けるように構
成する。
ジに関し、 表面実装時の位置合わせを容易とすることを目的とし、 パッケージ裏面に多数のピン状リードが所定のピッチで
マトリクス状に配設された表面実装型のピングリッドア
レイパッケージにおいて、上記マトリクス状に配置され
たリードの四隅の少なくとも対角の二つの隅の該リード
から該所定のピッチより長い距離を隔てた位置に該リー
ドより長さの長い位置合わせ用のピンを設けるように構
成する。
本発明は半導体装置の表面実装型のピングリッドアレイ
パッケージに関する。
パッケージに関する。
第４図は従来のピングリッドアレイパッケージの１例を
示す図である。これはセラくツク等のパッケージ本体１
の中に半導体チップが収容されており、該パッケージ本
体Ｉの下面には、前記半導体チップの電杼を外部に接続
する端子として多数のピン状のり一ド２がマトリクス状
に配設されている。
示す図である。これはセラくツク等のパッケージ本体１
の中に半導体チップが収容されており、該パッケージ本
体Ｉの下面には、前記半導体チップの電杼を外部に接続
する端子として多数のピン状のり一ド２がマトリクス状
に配設されている。
〔発明が解決しようとする課題］
上記のような従来のピングリッドアレイパッケージでは
、リードの長さがすべて同じ長さであり且つ表面実装で
あるため、プリント板への実装時にはパッケージをゲー
ジ板を用いてガイドするか、又は画像処理装置で位置合
わせする必要があった。
、リードの長さがすべて同じ長さであり且つ表面実装で
あるため、プリント板への実装時にはパッケージをゲー
ジ板を用いてガイドするか、又は画像処理装置で位置合
わせする必要があった。
しかしゲージ板を用いる方法はパッケージ本体がセラミ
ックであると、その外形の寸法精度が悪いため、位置合
わせ精度は良くなく、また画像処理装置を用いる方法は
工数が増加するといった問題があった。
ックであると、その外形の寸法精度が悪いため、位置合
わせ精度は良くなく、また画像処理装置を用いる方法は
工数が増加するといった問題があった。
本発明は上記従来の問題点に鑑み、プリント板への実装
時の位置合わせが容易な半導体パッケージを提供するこ
とを目的とする。
時の位置合わせが容易な半導体パッケージを提供するこ
とを目的とする。
〔課題を解決するための手段］
上記目的を達成するために、本発明の半導体装置ではパ
ッケージ裏面に多数のピン状リードが所定のピッチでマ
トリクス状に配設された表面実装型のピングリッドアレ
イパッケージにおいて、上記マトリクス状に配置された
りード２の四隅の少なくとも対角の二つの隅の該リード
２から所定のピッチより長い距離を隔てた位置に該リー
ド２より長さの長い位置合わせ用のピン３を設けたこと
を特徴とする。
ッケージ裏面に多数のピン状リードが所定のピッチでマ
トリクス状に配設された表面実装型のピングリッドアレ
イパッケージにおいて、上記マトリクス状に配置された
りード２の四隅の少なくとも対角の二つの隅の該リード
２から所定のピッチより長い距離を隔てた位置に該リー
ド２より長さの長い位置合わせ用のピン３を設けたこと
を特徴とする。
ピングリッドアレイパッケージにおいて、所定のピッチ
でマトリクス状に配置されたリードより長さの長いピン
を該マトリクス状に配置されたリードの四隅の少なくと
も対角の二つの隅のリードから該所定のピッチより長い
距離を隔てた位置に設けたことにより、該ピングリッド
アレイパッケージをプリント板に表面実装で搭載すると
き、プリント板に前記の長いピンに対向する位置にガイ
ド孔を表面実装のリードの接続に影響を与えることなく
設けることができ、、該孔に長いピンを挿入することに
より容易に位置決めすることができる。
でマトリクス状に配置されたリードより長さの長いピン
を該マトリクス状に配置されたリードの四隅の少なくと
も対角の二つの隅のリードから該所定のピッチより長い
距離を隔てた位置に設けたことにより、該ピングリッド
アレイパッケージをプリント板に表面実装で搭載すると
き、プリント板に前記の長いピンに対向する位置にガイ
ド孔を表面実装のリードの接続に影響を与えることなく
設けることができ、、該孔に長いピンを挿入することに
より容易に位置決めすることができる。
（実施例〕
第ｌ図は本発明の実施例を示す図であり、（ａ）は正面
図、（ｂ）はａ図のＺ矢視図である。
図、（ｂ）はａ図のＺ矢視図である。
同図において、１は半導体チップを内蔵したパッケージ
本体であり、該パッケージ本体１の下面には、前記半導
体チップの電極を外部に接続する多数のピン状の例えば
直径０．１５ａｍのりード２がマトリクス状に配置して
設けられていることは第４図で説明した従来例と同様で
あり、本実施例の要点は、マトリクス状に配列されたり
ード２の四隅に該マトリクス状に配列されたり一ド２の
ビッチＰと同一のピッチで該リード２より長さの長い位
置合わせ用の例えば直径０． ４ ｒｒｒｒａ程度のピ
ン３を設けたことである。この位置合わせ用ピン３の位
置はりード２のピッチと同一ではあるが隣接したピンが
ないため一番近いリード２から７′ＴＰの位置にある。
本体であり、該パッケージ本体１の下面には、前記半導
体チップの電極を外部に接続する多数のピン状の例えば
直径０．１５ａｍのりード２がマトリクス状に配置して
設けられていることは第４図で説明した従来例と同様で
あり、本実施例の要点は、マトリクス状に配列されたり
ード２の四隅に該マトリクス状に配列されたり一ド２の
ビッチＰと同一のピッチで該リード２より長さの長い位
置合わせ用の例えば直径０． ４ ｒｒｒｒａ程度のピ
ン３を設けたことである。この位置合わせ用ピン３の位
置はりード２のピッチと同一ではあるが隣接したピンが
ないため一番近いリード２から７′ＴＰの位置にある。
このため微細ピッチ、例えばＰ＝１．２７ｍｍのような
場合でも一番近いリード２からはＰｘ，７’Ｔ＝ １．
８ ｍｍと離れ、搭載するプリント板位置決め用のス
ルーホールを設けることが十分可能である。
場合でも一番近いリード２からはＰｘ，７’Ｔ＝ １．
８ ｍｍと離れ、搭載するプリント板位置決め用のス
ルーホールを設けることが十分可能である。
この実施例では位置合わせ用ピン３は長く且つピン数が
少ないので、リード２より径を太くして強度を大きくし
てある。
少ないので、リード２より径を太くして強度を大きくし
てある。
このように構威された本実施例は、第２図に示す順序で
第３図の如く実装される。即ち各リード２には予備半田
が施され、同時に搭載するプリント板４にはパッド５に
半田ペーストが印刷される。
第３図の如く実装される。即ち各リード２には予備半田
が施され、同時に搭載するプリント板４にはパッド５に
半田ペーストが印刷される。
なおこのプリント板４には予め位置決め用のスルーホー
ル６が設けられる。次にこのプリント板４の位置決め用
スルーホール６に本実施例の位置決め用ピン３を挿入し
て本実施例を載置し、次いでリフロー加熱して半田を溶
融しバッド５にリード２を半田付けする。次いでプリン
ト板４の裏面か半田ディプにより位置合わせ用スルーホ
ール６に位置合わせ用ピン３を半田付けして完或するの
である。
ル６が設けられる。次にこのプリント板４の位置決め用
スルーホール６に本実施例の位置決め用ピン３を挿入し
て本実施例を載置し、次いでリフロー加熱して半田を溶
融しバッド５にリード２を半田付けする。次いでプリン
ト板４の裏面か半田ディプにより位置合わせ用スルーホ
ール６に位置合わせ用ピン３を半田付けして完或するの
である。
以上の本実施例によればプリント板への搭載時に従来の
如き特別な装置を要さず、極めて容易に位置決めができ
る。
如き特別な装置を要さず、極めて容易に位置決めができ
る。
以上説明した様に、本発明によれば、ピングリッドアレ
イパッケージにおいて、所定のピッチでマトリクス状に
配置されたリードの四隅の少なくとも対角の二つの隅の
リードからリードのピッチより長い距離を隔てた位置に
位置決め用のピンを設けたことにより、プリント板への
搭載時の位置合わせが容易となり、また位置ずれ不良の
発生は皆無となる。
イパッケージにおいて、所定のピッチでマトリクス状に
配置されたリードの四隅の少なくとも対角の二つの隅の
リードからリードのピッチより長い距離を隔てた位置に
位置決め用のピンを設けたことにより、プリント板への
搭載時の位置合わせが容易となり、また位置ずれ不良の
発生は皆無となる。
第１図は本発明の実施例を示す図、
第２図は本発明の実施例をプリント板に搭載する手順を
示す図、 第３図はプリント板に搭載された本発明の実施例を示す
図、 第４図は従来のピングリッドアレイパッケージを示す図
である。 図において、 １はパッケージ本体、 ２はリード、 ３は位置合わせ用ピン、 ４はフ゜リント手反、 ５はパッド、 ６はスルーホール を示す。
示す図、 第３図はプリント板に搭載された本発明の実施例を示す
図、 第４図は従来のピングリッドアレイパッケージを示す図
である。 図において、 １はパッケージ本体、 ２はリード、 ３は位置合わせ用ピン、 ４はフ゜リント手反、 ５はパッド、 ６はスルーホール を示す。
Claims (1)
- １、パッケージ裏面に多数のピン状リードが所定のピッ
チでマトリクス状に配設された表面実装型のピングリッ
ドアレイパッケージにおいて、上記マトリクス状に配置
されたリード（２）の四隅の少なくとも対角の二つの隅
の該リード（２）から該所定のピッチより長い距離を隔
てた位置に該リード（２）より長さの長い位置合わせ用
のピン（３）を設けたことを特徴とする半導体パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240716A JPH03104149A (ja) | 1989-09-19 | 1989-09-19 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240716A JPH03104149A (ja) | 1989-09-19 | 1989-09-19 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104149A true JPH03104149A (ja) | 1991-05-01 |
Family
ID=17063645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240716A Pending JPH03104149A (ja) | 1989-09-19 | 1989-09-19 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121753U (ja) * | 1991-04-19 | 1992-10-30 | 京セラ株式会社 | プラグイン型半導体素子収納用パツケージ |
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
-
1989
- 1989-09-19 JP JP1240716A patent/JPH03104149A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121753U (ja) * | 1991-04-19 | 1992-10-30 | 京セラ株式会社 | プラグイン型半導体素子収納用パツケージ |
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4682207A (en) | Semiconductor device including leadless packages and a base plate for mounting the leadless packages | |
| US6862190B2 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US20070120243A1 (en) | Assembly jig and manufacturing method of multilayer semiconductor device | |
| US5216358A (en) | Device for testing a printed circuit board | |
| WO2001037624A1 (en) | Apparatus and method for connecting printed circuit boards through soldered lap joints | |
| JPH03104149A (ja) | 半導体パッケージ | |
| US6182883B1 (en) | Method and apparatus for precisely registering solder paste in a printed circuit board repair operation | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| US20110255257A1 (en) | Auxiliary board joining structure | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH0648904Y2 (ja) | 位置決め用プリント板 | |
| JP2526205Y2 (ja) | Ｉｃソケットアダプタ | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPS62243347A (ja) | 面付可能な電子部品 | |
| JPH0724332B2 (ja) | プリント回路板 | |
| JP2000174161A (ja) | フレキシブル基板及びこれを用いた半導体装置の実装方法 | |
| JPH1126932A (ja) | 端子部の接合方法 | |
| JPH01310594A (ja) | Ｉｃパッケージ実装装置 | |
| JPH031893Y2 (ja) | ||
| JP3738935B2 (ja) | ハイブリット集積回路の製造方法 | |
| JPH0730486U (ja) | プリント基板用ターミナル及びｉｃソケット | |
| JPH04345083A (ja) | 三次元実装プリント配線板及びその製造方法 | |
| JPH0710969U (ja) | プリント基板 |