JPH03104155A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03104155A JPH03104155A JP1241512A JP24151289A JPH03104155A JP H03104155 A JPH03104155 A JP H03104155A JP 1241512 A JP1241512 A JP 1241512A JP 24151289 A JP24151289 A JP 24151289A JP H03104155 A JPH03104155 A JP H03104155A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- bending part
- resistance layer
- resistor
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、入力保護抵抗の保護動作に伴う溶断事故を防
止できる半導体装置に関する。
止できる半導体装置に関する。
（口〉従来の技術
ＭＯＳ型ＬＳＩにおいては、ゲート保護のために入力保
護回路を設けている。この保護回路としては、例えば特
開昭６２−１２８５６５号公報に記載されているような
保護抵抗とダイ才一ドを組み合わせたものが代表的であ
る。
護回路を設けている。この保護回路としては、例えば特
開昭６２−１２８５６５号公報に記載されているような
保護抵抗とダイ才一ドを組み合わせたものが代表的であ
る。
第４図にその回路図を示す。同図において、（１〉は入
カパッド、（２）は入力トランジスタ、（３〉はダイ才
一ドを構成する為の素子、（４）は入力トランジスタ（
２）のゲートと入力パッド（１）との間に接続された入
力保護抵抗である。
カパッド、（２）は入力トランジスタ、（３〉はダイ才
一ドを構成する為の素子、（４）は入力トランジスタ（
２）のゲートと入力パッド（１）との間に接続された入
力保護抵抗である。
入力保護抵抗（４）には、ＭＯＳＬＳＩプロセスにおけ
る製造の容易さから、ゲートと同じポリシノコン（Ｐｏ
ｌｙ−５４）が主に用いられる。その構造は第５図と第
６図に示すように、チップ周囲のフィールド酸化膜（５
〉上にポリシリコンから成る保護抵抗（６）が形成され
、絶縁膜（７）に開けたコンタクトホール（８）を介し
てアルミニウム〈Ａｌ〉から或る電極配線（９〉が保護
抵抗（６）の一端にコンタクトし、電極配線（９〉の他
端はボンディングバッド（１）を構成し、保護抵抗（６
）の表面はいくつかの層間絶縁膜（７）（１０）とパッ
シベーション被膜（１１）とで覆われている。
る製造の容易さから、ゲートと同じポリシノコン（Ｐｏ
ｌｙ−５４）が主に用いられる。その構造は第５図と第
６図に示すように、チップ周囲のフィールド酸化膜（５
〉上にポリシリコンから成る保護抵抗（６）が形成され
、絶縁膜（７）に開けたコンタクトホール（８）を介し
てアルミニウム〈Ａｌ〉から或る電極配線（９〉が保護
抵抗（６）の一端にコンタクトし、電極配線（９〉の他
端はボンディングバッド（１）を構成し、保護抵抗（６
）の表面はいくつかの層間絶縁膜（７）（１０）とパッ
シベーション被膜（１１）とで覆われている。
（ハ）発明が解決しようとする課題
しかしながら、従来の保護回路が保護動作した場合、ジ
クザグに延在する保護抵抗ク６）の折り曲げ部（１２）
において電流が集中する為、その発熱によって保護抵抗
（６）が第５図図示Ａのように蒸発し、極端な場合には
、又は蒸発がたび重なった場合には溶断してしまう欠点
があった。
クザグに延在する保護抵抗ク６）の折り曲げ部（１２）
において電流が集中する為、その発熱によって保護抵抗
（６）が第５図図示Ａのように蒸発し、極端な場合には
、又は蒸発がたび重なった場合には溶断してしまう欠点
があった。
（二〉課題を解決するための手段
本発明は上記従来の欠点に鑑み成されたもので、保護抵
抗〈２２〉の折り曲げ部（３２）上に、保護抵抗（２２
〉材料より比抵抗が小さい材料から成る導電部材（２３
）を絶縁膜（２６）のコンタクトホール（２４）を介し
てコンタクトさせることにより、従来の欠点を解消した
半導体装置を提供するものである。
抗〈２２〉の折り曲げ部（３２）上に、保護抵抗（２２
〉材料より比抵抗が小さい材料から成る導電部材（２３
）を絶縁膜（２６）のコンタクトホール（２４）を介し
てコンタクトさせることにより、従来の欠点を解消した
半導体装置を提供するものである。
（ホ〉作用
本発明によれば、導電部材（２３）がコンタクトするこ
とにより、保護抵抗（２２）の折り曲げ部（３２）の抵
抗成分が実質的に零になるので、抵抗分に起するボリシ
リコン層の発熱を防止できる．（へ）実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
とにより、保護抵抗（２２）の折り曲げ部（３２）の抵
抗成分が実質的に零になるので、抵抗分に起するボリシ
リコン層の発熱を防止できる．（へ）実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
第１図は本実施例の構成を示す平面図、第２図は断面図
である。（２１）は入カパッド、（２２）は入力パッド
（２１）とＭＯＳ｝−ランジスタのゲートとの間に接続
される入力保護抵抗、（２３）はコンタクト孔（２４）
を介して保護抵抗（２２）の表面に接触する導電部材で
ある。
である。（２１）は入カパッド、（２２）は入力パッド
（２１）とＭＯＳ｝−ランジスタのゲートとの間に接続
される入力保護抵抗、（２３）はコンタクト孔（２４）
を介して保護抵抗（２２）の表面に接触する導電部材で
ある。
保護抵抗（２２）は第２図に示す如く、チップ周辺部の
フィールド酸化膜（２５〉上にゲート電極形成と同時的
な膜厚１０００〜２０００人のポリシリコン（ｐｏｌｙ
−Ｓｉ）層の堆積とバターニングによって形成され、ゲ
ート電極とは異る濃度の不純物がドーブされて所望のシ
ート抵抗値に形成される。
フィールド酸化膜（２５〉上にゲート電極形成と同時的
な膜厚１０００〜２０００人のポリシリコン（ｐｏｌｙ
−Ｓｉ）層の堆積とバターニングによって形成され、ゲ
ート電極とは異る濃度の不純物がドーブされて所望のシ
ート抵抗値に形成される。
保護抵抗（２２）の一端は、層間絶縁膜（２６〉に開け
られたコンタクトホール（２７）を介して２層目配線と
なるＡＮ電極（２８）とコンタクトし、２層目ｋｌ電極
ク２８）は層間絶縁膜ク２６）上を延在して３層目配線
となるＡ２電極（２９）と共に入カパッド（２１）を構
成する。保護抵抗（２２）の他端は、入力ＭＯＳトラン
ジスタのゲートにポリシリコン層が連続して、又は２層
目Ａｆｆｉｔ極（２８）を介して接続される。
られたコンタクトホール（２７）を介して２層目配線と
なるＡＮ電極（２８）とコンタクトし、２層目ｋｌ電極
ク２８）は層間絶縁膜ク２６）上を延在して３層目配線
となるＡ２電極（２９）と共に入カパッド（２１）を構
成する。保護抵抗（２２）の他端は、入力ＭＯＳトラン
ジスタのゲートにポリシリコン層が連続して、又は２層
目Ａｆｆｉｔ極（２８）を介して接続される。
２層目Ａ２電極（２８）と３層目八〇電極（２９）とは
コンタクト部分を除き層間絶縁膜（３０〉で層間絶縁さ
れ、３層目Ａｆｆｉ電極（２９）の表面は入カパッド（
２１）部分を除きパッシベーション被膜（３１）で覆わ
れる．層間絶縁膜（２６）（３０）は膜厚１．０〜２．
０μのＰＳＧ，ＢＰＳＧ，ＳＯＧ等、パッシベーション
被膜＜３１）は膜厚２．０ 〜４．ｏμのｐｓＧ， ポ
ｌＪイミド系樹脂等、電極（２８）（２９）はＡｌの他
Ａ之−Ｓｉ等の合金もある。
コンタクト部分を除き層間絶縁膜（３０〉で層間絶縁さ
れ、３層目Ａｆｆｉ電極（２９）の表面は入カパッド（
２１）部分を除きパッシベーション被膜（３１）で覆わ
れる．層間絶縁膜（２６）（３０）は膜厚１．０〜２．
０μのＰＳＧ，ＢＰＳＧ，ＳＯＧ等、パッシベーション
被膜＜３１）は膜厚２．０ 〜４．ｏμのｐｓＧ， ポ
ｌＪイミド系樹脂等、電極（２８）（２９）はＡｌの他
Ａ之−Ｓｉ等の合金もある。
導電部材（２３〉は、２層目ＡＩ２電極（２８〉の製造
プロセスと同時に堆積・パターニングして形成される。
プロセスと同時に堆積・パターニングして形成される。
ジクザグ状に折れ曲り延在する保護抵抗（２２）の折り
曲げ部（３２）上に設置され、溶断の危険性から判断し
てパッド（２１）との接続部分から数えて１番目の導電
部材（２３〉は必要不可決、２番目（２３ｂ）、３番目
（２３ｃ）以降は必然性に応じて設ける。
曲げ部（３２）上に設置され、溶断の危険性から判断し
てパッド（２１）との接続部分から数えて１番目の導電
部材（２３〉は必要不可決、２番目（２３ｂ）、３番目
（２３ｃ）以降は必然性に応じて設ける。
導電部材（２３〉と保護抵抗（２２）とのコンタクトホ
ール〈２４〉は、通常の正方形の他、第３図に示す如く
、５角形以上の多角型又は円形として出来るだけ角部を
無くした方が電流集中の危惧が少い。
ール〈２４〉は、通常の正方形の他、第３図に示す如く
、５角形以上の多角型又は円形として出来るだけ角部を
無くした方が電流集中の危惧が少い。
また、保護抵抗（２２〉の谷側折り曲げ部（３３）も同
様の理由で斜めにした方が良い。
様の理由で斜めにした方が良い。
上記本願発明によれば、保護抵抗（２２）の折り曲げ部
（３２〉上に比抵抗が小さい導電部材（２３）がコンタ
クトするので、折り曲げ部（３２）の抵抗或分を実質的
に零に等しくできる。その為静電パルスによる電流ｉは
コンタクトホール（２４）内をスムーズに流れるので、
この部分での局部的な発熱を抑えられ、よって折り曲げ
部（３２）のポリシリコンの蒸発を抑えることができる
。
（３２〉上に比抵抗が小さい導電部材（２３）がコンタ
クトするので、折り曲げ部（３２）の抵抗或分を実質的
に零に等しくできる。その為静電パルスによる電流ｉは
コンタクトホール（２４）内をスムーズに流れるので、
この部分での局部的な発熱を抑えられ、よって折り曲げ
部（３２）のポリシリコンの蒸発を抑えることができる
。
導電部材（２３）はまた、例えばアルミニウムを選択す
れば、ポリシリコンの熱伝導度１ ６ ８Ｗｍ−’ｋ−
’に比べてアルミニウムの熱伝導度は２ ３ ６Ｗｍ−
’ｋ−１と高いので、保護抵抗（２２）の発熱を吸収す
ることができる。そして導電部材ク２３）によって放熱
面積が増大すること、及びポリシリコン層より放熱面が
パッシベーション膜（３１〉表面に接近することから、
放熱効率を改善でき、保護抵抗（２２）の溶断事故をさ
らに防止することができる。
れば、ポリシリコンの熱伝導度１ ６ ８Ｗｍ−’ｋ−
’に比べてアルミニウムの熱伝導度は２ ３ ６Ｗｍ−
’ｋ−１と高いので、保護抵抗（２２）の発熱を吸収す
ることができる。そして導電部材ク２３）によって放熱
面積が増大すること、及びポリシリコン層より放熱面が
パッシベーション膜（３１〉表面に接近することから、
放熱効率を改善でき、保護抵抗（２２）の溶断事故をさ
らに防止することができる。
（ト）発明の効果
以上に説明した通り、本発明によれば導電部材（２３〉
によって折り曲げ部ク３２〉の電流集中による局部的な
発熱を防止し、ポリシリコン層の蒸発を防止して保護抵
抗（２２〉の溶断事故を未然に防止できる利点を有する
。
によって折り曲げ部ク３２〉の電流集中による局部的な
発熱を防止し、ポリシリコン層の蒸発を防止して保護抵
抗（２２〉の溶断事故を未然に防止できる利点を有する
。
また、導電部材（２３）と保護抵抗（２２）とを熱的に
もコンタクトさせることにより、保護抵抗（２２）の発
熱を効果的に放熱して前記利点を一層増大できる。
もコンタクトさせることにより、保護抵抗（２２）の発
熱を効果的に放熱して前記利点を一層増大できる。
さらに、導電部材ク２３〉は多層配線構造を利用して形
或できるので、工程数の増大が無い利点をも有する。
或できるので、工程数の増大が無い利点をも有する。
第１図、第２図および第３図は各々本発明を説明する為
の平面図、断面図および拡大平面図、第４図、第５図お
よび第６図は各々従来例を説明する為の回路図、平面図
および断面図である。
の平面図、断面図および拡大平面図、第４図、第５図お
よび第６図は各々従来例を説明する為の回路図、平面図
および断面図である。
Claims (5)
- （１）半導体基体の一主面に形成されたＭＩＳＦＥＴと
、このＭＩＳＦＥＴのゲート保護のためにそのゲートと
入力パッドとの間に電気的接続され、少なくとも１箇所
を折り曲げて延在する半導体抵抗層と、前記半導体抵抗
層の表面を覆う絶縁膜とを有する半導体装置において、 前記半導体抵抗層の折り曲げ部上に、前記絶縁膜のコン
タクトホールを介してこれと接触し、前記半導体抵抗層
より比抵抗が小さい導電部材を設け、前記半導体抵抗層
の折り曲げ部の抵抗分を実質的に除去したことを特徴と
する半導体装置。 - （２）前記半導体抵抗層はポリシリコンから成ることを
特徴とする請求項第１項に記載の半導体装置。 - （３）前記導電部材は多層配線の電極材料から成ること
を特徴とする請求項第１項に記載の半導体装置。 - （４）前記電極材料はアルミニウム又はアルミニウムを
主体とする合金から成ることを特徴とする請求項第３項
に記載の半導体装置。 - （５）前記半導体抵抗層と前記導電部材とが熱的にも接
触していることを特徴とする請求項第１項に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241512A JPH03104155A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241512A JPH03104155A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104155A true JPH03104155A (ja) | 1991-05-01 |
Family
ID=17075442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241512A Pending JPH03104155A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250757A (ja) * | 2006-03-15 | 2007-09-27 | Sanyo Electric Co Ltd | 半導体装置及びその自動配置配線方法 |
-
1989
- 1989-09-18 JP JP1241512A patent/JPH03104155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250757A (ja) * | 2006-03-15 | 2007-09-27 | Sanyo Electric Co Ltd | 半導体装置及びその自動配置配線方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784533B2 (en) | Semiconductor device | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| JP3514314B2 (ja) | 半導体装置およびその製造方法 | |
| JP2755131B2 (ja) | 半導体装置 | |
| JPS62274664A (ja) | 半導体装置 | |
| JPS6248892B2 (ja) | ||
| US6849921B2 (en) | Semiconductor device | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JPH03104155A (ja) | 半導体装置 | |
| JPH03179767A (ja) | 大電力用半導体装置 | |
| JPH03104156A (ja) | 半導体装置 | |
| CN100511660C (zh) | 半导体器件及其构建方法 | |
| JPS61144050A (ja) | 半導体集積回路装置の入力保護回路 | |
| JPH06139915A (ja) | 過電圧過電流に対する保護装置 | |
| JPH0629471A (ja) | 半導体装置 | |
| JPS62172739A (ja) | 半導体集積回路 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JP2780972B2 (ja) | 入力保護回路 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPS63260149A (ja) | 半導体装置 | |
| JP2004128513A (ja) | 半導体装置およびその製造方法 | |
| JPS6143465A (ja) | 半導体装置 | |
| JPS6173357A (ja) | 半導体装置 | |
| JPS62237737A (ja) | 半導体集積回路装置 | |
| JPS60242643A (ja) | 電子部品の配線 |