JPH0310545A - ラインドライバー回路 - Google Patents
ラインドライバー回路Info
- Publication number
- JPH0310545A JPH0310545A JP14608289A JP14608289A JPH0310545A JP H0310545 A JPH0310545 A JP H0310545A JP 14608289 A JP14608289 A JP 14608289A JP 14608289 A JP14608289 A JP 14608289A JP H0310545 A JPH0310545 A JP H0310545A
- Authority
- JP
- Japan
- Prior art keywords
- line driver
- driver circuit
- circuit
- switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要〕
PCM通信における伝送路へ送出するパルスを生成する
ラインドライバー回路に関し、パルスマスクを満足する
パルス波形を生成するためにトランスコイルを使用しな
い高密度実装・低コストの回路を実現することを目的と
し、入力データのマーク時には基準電圧■1まで充電し
た容量C1の電荷を基準電圧V2に接続する抵抗R,を
介して放電するマーク時放電回路と、入力データのスペ
ース時には基準電圧■3まで充電した容量C2の電荷を
抵抗R2を介してアースへ放電するスペース時放電回路
と、マーク時には容量C1とアース間の電圧を増幅し、
スペース時にはアースと容量02間の電圧を増幅する増
幅器Aと、マーク時とスペース時とによって前記容量C
Iと02と増幅器Aとの間の接続先を切り換えるスイッ
チ群と、該スイッチ群を制御するスイッチ制御回路によ
り構成する。
ラインドライバー回路に関し、パルスマスクを満足する
パルス波形を生成するためにトランスコイルを使用しな
い高密度実装・低コストの回路を実現することを目的と
し、入力データのマーク時には基準電圧■1まで充電し
た容量C1の電荷を基準電圧V2に接続する抵抗R,を
介して放電するマーク時放電回路と、入力データのスペ
ース時には基準電圧■3まで充電した容量C2の電荷を
抵抗R2を介してアースへ放電するスペース時放電回路
と、マーク時には容量C1とアース間の電圧を増幅し、
スペース時にはアースと容量02間の電圧を増幅する増
幅器Aと、マーク時とスペース時とによって前記容量C
Iと02と増幅器Aとの間の接続先を切り換えるスイッ
チ群と、該スイッチ群を制御するスイッチ制御回路によ
り構成する。
本発明は、PCM通信における伝送路へ送出するパルス
を生成するラインドライバー回路に関する。
を生成するラインドライバー回路に関する。
PCM通信の1.544Mbit/sの伝送において、
送信データは“1”1“O”ご−1”のビット信号の組
合わせによりバイポーラ符号化された後、パルスマスク
を満足するパルスに形成して伝送路へ送出させなければ
ならない。パルスマスクの満足とは電圧波形がマスクさ
れない部分にうまく通るように調整されるようにするこ
とである。
送信データは“1”1“O”ご−1”のビット信号の組
合わせによりバイポーラ符号化された後、パルスマスク
を満足するパルスに形成して伝送路へ送出させなければ
ならない。パルスマスクの満足とは電圧波形がマスクさ
れない部分にうまく通るように調整されるようにするこ
とである。
電圧波形とパルスマスクとの関連を第4図に示す。図に
おいて、20は送出電圧波形、30は上限のマスク部分
、40は下限のマスク部分を示し、送出電圧波形20は
上限のマスク部分30と下限のマスク部分40との間の
部分に挿入されるように調整されなければならない。こ
れはビット信号を送出するラインドライバー回路からの
送出信号が“1”から′Onに移るときや、“−ビから
“0”に移るときの回路上の過渡現象をカバーするため
である。
おいて、20は送出電圧波形、30は上限のマスク部分
、40は下限のマスク部分を示し、送出電圧波形20は
上限のマスク部分30と下限のマスク部分40との間の
部分に挿入されるように調整されなければならない。こ
れはビット信号を送出するラインドライバー回路からの
送出信号が“1”から′Onに移るときや、“−ビから
“0”に移るときの回路上の過渡現象をカバーするため
である。
(従来の技術〕
従来のラインドライバー回路の回路構成図を第5図に示
す。図において、11は符号器、12はラインドライバ
ー回路、13はトランスTを示す。
す。図において、11は符号器、12はラインドライバ
ー回路、13はトランスTを示す。
符号器11は送信データとクロック信号を入力して、コ
ンバータvIとv2からなるラインドライバー回路12
にデータ信号を送出する。トランス13はラインドライ
バー回路12のコンバータからの信号を1次捲線に入力
して2次捲線から伝送路に信号を送出すると共に、3次
捲線とコイルLと抵抗Rでループ回路を形成している。
ンバータvIとv2からなるラインドライバー回路12
にデータ信号を送出する。トランス13はラインドライ
バー回路12のコンバータからの信号を1次捲線に入力
して2次捲線から伝送路に信号を送出すると共に、3次
捲線とコイルLと抵抗Rでループ回路を形成している。
ラインドライバー回路12のコンハーク〜゛1は正のデ
ータ信号を通して2次側に“1”のビット信号を送出し
、コンバータ■2は負のデータ信号を通して2次側に“
=l”のビット信号を送出する。この2次側に送出され
るビット信号はパルスマスクを満足するパルス波形を生
成するため、3次捲線のコイルLと抵抗Rによるループ
回路による過渡現象回路を使用していた。
ータ信号を通して2次側に“1”のビット信号を送出し
、コンバータ■2は負のデータ信号を通して2次側に“
=l”のビット信号を送出する。この2次側に送出され
るビット信号はパルスマスクを満足するパルス波形を生
成するため、3次捲線のコイルLと抵抗Rによるループ
回路による過渡現象回路を使用していた。
従来のラインドライバー回路では、パルスマスクを満足
するパルス波形を形成するため、トランスの3次捲線に
トランス・コイル・・抵抗からなるループ回路を使用し
ていた。このため高密度実装・低コストを実現する上で
コイルが障害になっていた。
するパルス波形を形成するため、トランスの3次捲線に
トランス・コイル・・抵抗からなるループ回路を使用し
ていた。このため高密度実装・低コストを実現する上で
コイルが障害になっていた。
本発明では、符号器とトランスとの間にスイッチ切換え
によるラインドライバー回路を使用し、トランスの3次
捲線のコイルを使用しない回路で構成することを目的と
する。
によるラインドライバー回路を使用し、トランスの3次
捲線のコイルを使用しない回路で構成することを目的と
する。
[課題を解決するための手段]
本発明の原理構成図を第1図に示す。図において、1は
符号器、2はラインドライバー回路、3はトランスを示
す。
符号器、2はラインドライバー回路、3はトランスを示
す。
符号器1は送信データとクロック信号を入力し、正の入
力データと負の入力データに分けて、ラインドライバー
回路2にクロック信号と共に挿入する。ラインドライバ
ー回路2は正のラインドライバー回路21と負のライン
ドライバー回路22とからなり、正のラインドライバー
回路21は°“1゛の信号に対応した人力信号を送出し
、負のライントライバ−回路22は“−1゛の信号に対
応した入力信号を送出して、トランス3に挿入する。ト
ランス3はラインドライバー回路21からの正の入力信
号とラインドライバー回路22からの負の入力信号とを
合成して2次側の伝送路に送出する。
力データと負の入力データに分けて、ラインドライバー
回路2にクロック信号と共に挿入する。ラインドライバ
ー回路2は正のラインドライバー回路21と負のライン
ドライバー回路22とからなり、正のラインドライバー
回路21は°“1゛の信号に対応した人力信号を送出し
、負のライントライバ−回路22は“−1゛の信号に対
応した入力信号を送出して、トランス3に挿入する。ト
ランス3はラインドライバー回路21からの正の入力信
号とラインドライバー回路22からの負の入力信号とを
合成して2次側の伝送路に送出する。
上記ラインドライバー回路21又は22の回路構成図を
第2図に示す。図(a)はラインドライバー回路、図(
b)はスイッチ制御回路を示す。
第2図に示す。図(a)はラインドライバー回路、図(
b)はスイッチ制御回路を示す。
図において、■は符号器、2はラインドライバー回路、
4はマーク時放電回路、5はスペース時放電回路、6は
出力データ増幅回路、7はスインチ群回路、8はスイッ
チ制御回路を示す。
4はマーク時放電回路、5はスペース時放電回路、6は
出力データ増幅回路、7はスインチ群回路、8はスイッ
チ制御回路を示す。
マーク時放電回路4は入力データのマーク時には基準電
圧V3まで充電した容量CIの電荷を基準電圧■2に接
続する抵抗R1を介して放電する回路、スペース時放電
回路5は入力データのスペース時には基準電圧■3まで
充電した容量C2の電荷を抵抗R2を介してアースへ放
電する回路、出力データ増幅回路6はマーク時には容量
C1とアース間の電圧を増幅し、スペース時にはアース
と容量02間の電圧を増幅する増幅器Aからなり、スイ
ッチ群回路7はマーク時とスペース時とによって前記容
量CIと02と増幅器Aとの間の接続先を切り換えるス
イッチ群s、、s2.s、、s、、s、。
圧V3まで充電した容量CIの電荷を基準電圧■2に接
続する抵抗R1を介して放電する回路、スペース時放電
回路5は入力データのスペース時には基準電圧■3まで
充電した容量C2の電荷を抵抗R2を介してアースへ放
電する回路、出力データ増幅回路6はマーク時には容量
C1とアース間の電圧を増幅し、スペース時にはアース
と容量02間の電圧を増幅する増幅器Aからなり、スイ
ッチ群回路7はマーク時とスペース時とによって前記容
量CIと02と増幅器Aとの間の接続先を切り換えるス
イッチ群s、、s2.s、、s、、s、。
S、からなり、スイッチ制御n回路8は該スイッチ群S
1.S2.S3.S−,35,56を制’<Hする回路
を示す。
1.S2.S3.S−,35,56を制’<Hする回路
を示す。
入力クロック信号に同期する入力データは、入力データ
がマークのときはマーク時放電回路4により、スイッチ
S3により基準電圧V1まで容量CIが充電し、スイッ
チS4により充電された電荷C8を基準電圧■2に接続
する抵抗R1を介して放電する。入力データがスペース
の時にはスペース時放電回路5により、スイッチS、に
より基準電圧V3まで容量C2を充電し、スイッチSb
により充電された電荷C2を抵抗R2を介してアースへ
放電する。
がマークのときはマーク時放電回路4により、スイッチ
S3により基準電圧V1まで容量CIが充電し、スイッ
チS4により充電された電荷C8を基準電圧■2に接続
する抵抗R1を介して放電する。入力データがスペース
の時にはスペース時放電回路5により、スイッチS、に
より基準電圧V3まで容量C2を充電し、スイッチSb
により充電された電荷C2を抵抗R2を介してアースへ
放電する。
上記マーク時放電回路4とスペース時放電回路5と増幅
器6との接続切換えはスイッチSIと82とにより行い
、マーク時にはスイッチS1が動作して容量C1とアー
ス間の電圧を増幅器6により増幅し、スペース時にはス
イッチS2の動作によりアースと容IC2間の電圧を増
幅器6により増幅する。
器6との接続切換えはスイッチSIと82とにより行い
、マーク時にはスイッチS1が動作して容量C1とアー
ス間の電圧を増幅器6により増幅し、スペース時にはス
イッチS2の動作によりアースと容IC2間の電圧を増
幅器6により増幅する。
マーク時放電回路4のスイッチS3と84とは交互に動
作し、スペース時放電回路5のスイッチS、と86もま
た交互に動作する。増幅器6の入力スイッチS1と82
とを交互に切換えることによりマーク時は容量C2とア
ース間の電圧を、スペース時にはアースと容量02間の
電圧を交互に増幅器6に送出することにより、パルスマ
ルクを満足するパルス波形を送出することができる。
作し、スペース時放電回路5のスイッチS、と86もま
た交互に動作する。増幅器6の入力スイッチS1と82
とを交互に切換えることによりマーク時は容量C2とア
ース間の電圧を、スペース時にはアースと容量02間の
電圧を交互に増幅器6に送出することにより、パルスマ
ルクを満足するパルス波形を送出することができる。
〔実施例]
本発明の実施例を第2図の回路構成図と第3図のタイミ
ングチャートにより説明する。
ングチャートにより説明する。
第3図のタイミングチャートは符号器より人力データ、
クロック信号を受けて動作するラインドライバー回路の
動作を示す。図において、■は入力データ、■は入力ク
ロック、■は出力データ、■はスイッチSl制御信号、
■はスィッチ82制御信号、■はスィッチ83制御信号
、■はスィッチS4制御信号、■は容量CIの充放電電
圧、■はスイッチSl制御信号、[相]はスイッチSl
制御信号、■は容量C2の充放電電圧を示す。
クロック信号を受けて動作するラインドライバー回路の
動作を示す。図において、■は入力データ、■は入力ク
ロック、■は出力データ、■はスイッチSl制御信号、
■はスィッチ82制御信号、■はスィッチ83制御信号
、■はスィッチS4制御信号、■は容量CIの充放電電
圧、■はスイッチSl制御信号、[相]はスイッチSl
制御信号、■は容量C2の充放電電圧を示す。
入力データ■は入力クロック■と同期し、スイッチ制御
信号■〜■、■、[相]は何れも入力クロック■と同期
しているが、スイッチ制御信号■と■及びスイッチ制御
信号■と■とは互いに交互に動作切換えを行い、スイッ
チ制御信号■と■とは同時に動作切換えを行い、スイッ
チ制御信号■と[相]とは同時に動作切換えを行うよう
に、スイッチ制御回路8により切換制御する。
信号■〜■、■、[相]は何れも入力クロック■と同期
しているが、スイッチ制御信号■と■及びスイッチ制御
信号■と■とは互いに交互に動作切換えを行い、スイッ
チ制御信号■と■とは同時に動作切換えを行い、スイッ
チ制御信号■と[相]とは同時に動作切換えを行うよう
に、スイッチ制御回路8により切換制御する。
出力データ■の(I)の状態は入力データ■がスペース
のとき、(II)の状態は入力データ■がメークのとき
の状態でスイッチS、がaの位置にあり、スイッチS4
がオンして容量C1が放電しながら出力データが送出さ
れている状態を示している。CI[[)の状態は入力デ
ータ■がスペースのときの状態で、スイッチS2がaの
位置にあり、スイッチS、がオンして容量C2が放電し
ながら出力データが送出され、(IV)の状態は入力デ
ータがスペースを維持している状態で、スイッチS2が
bの位置になり、スイッチS、がbの位置になり、出力
データが送出されない状態を示す。したがって容NC1
の放電状態と、容量C2の放電状態の切換えによりメー
タとスペースを操り返し、容N c l とC2の充電
時にはスペース状態を維持することにより、オンオフの
出力電圧波形を送出する。
のとき、(II)の状態は入力データ■がメークのとき
の状態でスイッチS、がaの位置にあり、スイッチS4
がオンして容量C1が放電しながら出力データが送出さ
れている状態を示している。CI[[)の状態は入力デ
ータ■がスペースのときの状態で、スイッチS2がaの
位置にあり、スイッチS、がオンして容量C2が放電し
ながら出力データが送出され、(IV)の状態は入力デ
ータがスペースを維持している状態で、スイッチS2が
bの位置になり、スイッチS、がbの位置になり、出力
データが送出されない状態を示す。したがって容NC1
の放電状態と、容量C2の放電状態の切換えによりメー
タとスペースを操り返し、容N c l とC2の充電
時にはスペース状態を維持することにより、オンオフの
出力電圧波形を送出する。
なおスイッチ制御回路8は、■=”H”のときS。
をa側に接続し、“L”のときb側に接続する。また■
=”H”のときS2はa側に接続し、“ビのとb側に接
続する。■−“11”のとき■−“じになりスイッチS
3はオン状態、スイッチS4はオフ状態になり、容ff
1c+ は基準電圧V1まで充電される。同様に■−“
じのとき■−“H”になり、スイッチS3はオフ状態、
スイッチS4はオン状態になり、容量C+ は充電され
た電荷を抵抗R1を介して基準電圧■2へ放電する。
=”H”のときS2はa側に接続し、“ビのとb側に接
続する。■−“11”のとき■−“じになりスイッチS
3はオン状態、スイッチS4はオフ状態になり、容ff
1c+ は基準電圧V1まで充電される。同様に■−“
じのとき■−“H”になり、スイッチS3はオフ状態、
スイッチS4はオン状態になり、容量C+ は充電され
た電荷を抵抗R1を介して基準電圧■2へ放電する。
次に■=“Hlのとき[相]=“L”になり、スイッチ
S、はオン状態、スイッチSbはオフ状態となり容量C
2は基準電圧V3まで充電される。■−“L”のとき[
相]=“Hlになり、スイッチS、はオフ状態、スイッ
チS、はオン状態となり、容量C2は充電された電荷を
抵抗R2を介してアースへ放電する。
S、はオン状態、スイッチSbはオフ状態となり容量C
2は基準電圧V3まで充電される。■−“L”のとき[
相]=“Hlになり、スイッチS、はオフ状態、スイッ
チS、はオン状態となり、容量C2は充電された電荷を
抵抗R2を介してアースへ放電する。
■=“L”、■−“じのとき、スイッチSIはb側接続
、スイッチS2はb側接続となり、増幅器6の出力デー
タは(1)の領域の状態になる。符号器1よりパルス信
号が入って(ると、■=“H”、■=“ビとなり、スイ
ッチS1はa側接続となり、スイ・ノチS2はb側接続
となり、増幅器6の出力データは(n)の領域の波形に
なる。その後、■−“L″、■−“H” となり、スイ
ッチSlはb側接続、スイッチS2はa側接続となり、
増幅器6の出力は(■1〕の領域の波形になる。さらに
■−“し”。
、スイッチS2はb側接続となり、増幅器6の出力デー
タは(1)の領域の状態になる。符号器1よりパルス信
号が入って(ると、■=“H”、■=“ビとなり、スイ
ッチS1はa側接続となり、スイ・ノチS2はb側接続
となり、増幅器6の出力データは(n)の領域の波形に
なる。その後、■−“L″、■−“H” となり、スイ
ッチSlはb側接続、スイッチS2はa側接続となり、
増幅器6の出力は(■1〕の領域の波形になる。さらに
■−“し”。
■−”L”になり、スイッチS、はb側接続、スイッチ
S2はb側接続となり、増幅器6の出力は図の(IV)
の領域の波形になる。
S2はb側接続となり、増幅器6の出力は図の(IV)
の領域の波形になる。
増幅器6から送出される信号は第1図に示すトランス3
に入り、トランス3の出力側でそれぞれパルスマスクを
満足するパルス波形を得ることができる。
に入り、トランス3の出力側でそれぞれパルスマスクを
満足するパルス波形を得ることができる。
(発明の効果)
本発明で用いている増幅器、コンバータ、基準電源、ス
イッチ、容量、抵抗はl千ノブの集積回路内に実現可能
である。このため従来用いていたコイル、抵抗が不要に
なり、さらにトランスは3捲線タイプから2捲線タイプ
へ変更が可能となり、高密度実装、低コスト化が容易と
なる。
イッチ、容量、抵抗はl千ノブの集積回路内に実現可能
である。このため従来用いていたコイル、抵抗が不要に
なり、さらにトランスは3捲線タイプから2捲線タイプ
へ変更が可能となり、高密度実装、低コスト化が容易と
なる。
第1図は本発明の原理構成図、第2図は本発明の回路構
成図、第3図は実施例のタイミングチャート、第4図は
パルスマスク電圧波形図、第5図は従来例の回路構成図
を示す。 図において、■、11は符号器、2.12.2L 22
はラインドライバー回路、3.13はトランス、4はマ
ーク時放電回路、5はスペース時放電回路、6は出力デ
ータ増幅回路、7はスイッチ群、8はスイッチ制御回路
、20は出力電圧波形、30はマスク上限部分、40は
マスク下限部分を示す。なお■〜■はタイミングチャー
トの信号を示す。 時間 TIME (ms) パルスマスク電圧波形図 第 4 図 従来例の回路構成図 第5図
成図、第3図は実施例のタイミングチャート、第4図は
パルスマスク電圧波形図、第5図は従来例の回路構成図
を示す。 図において、■、11は符号器、2.12.2L 22
はラインドライバー回路、3.13はトランス、4はマ
ーク時放電回路、5はスペース時放電回路、6は出力デ
ータ増幅回路、7はスイッチ群、8はスイッチ制御回路
、20は出力電圧波形、30はマスク上限部分、40は
マスク下限部分を示す。なお■〜■はタイミングチャー
トの信号を示す。 時間 TIME (ms) パルスマスク電圧波形図 第 4 図 従来例の回路構成図 第5図
Claims (1)
- PCM通信における伝送路へ送出するパルスを生成する
ラインドライバー回路において、入力データのマーク時
には基準電圧V_1まで充電した容量C_1の電荷を基
準電圧V_2に接続する抵抗R_1を介して放電するマ
ーク時放電回路(4)と、入力データのスペース時には
基準電圧V_3まで充電した容量C_2の電荷を抵抗R
_2を介してアースへ放電するスペース時放電回路(5
)と、マーク時には容量C_1とアース間の電圧を増幅
し、スペース時にはアースと容量C_2間の電圧を増幅
する増幅器A(6)と、マーク時とスペース時とによっ
て前記容量C_1とC_2と増幅器Aとの間の接続先を
切り換えるスイッチ群(7)と、該スイッチ群を制御す
るスイッチ制御回路(8)により構成することを特徴と
するラインドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14608289A JPH0310545A (ja) | 1989-06-08 | 1989-06-08 | ラインドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14608289A JPH0310545A (ja) | 1989-06-08 | 1989-06-08 | ラインドライバー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0310545A true JPH0310545A (ja) | 1991-01-18 |
Family
ID=15399712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14608289A Pending JPH0310545A (ja) | 1989-06-08 | 1989-06-08 | ラインドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0310545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468939A (ja) * | 1990-07-06 | 1992-03-04 | Fujitsu Ltd | 平衡伝送路用駆動回路 |
-
1989
- 1989-06-08 JP JP14608289A patent/JPH0310545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468939A (ja) * | 1990-07-06 | 1992-03-04 | Fujitsu Ltd | 平衡伝送路用駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4353044A (en) | Switched-capacitor filter circuit having at least one simulated inductor and having a resonance frequency which is one-sixth of the sampling frequency | |
| CA2108080A1 (en) | Pulse Generator | |
| JPH01187613A (ja) | Ips絶縁式スイッチモード電源コントローラ | |
| US4553198A (en) | Power converter symmetry correction circuit | |
| GB1578593A (en) | Power supply circuit | |
| JPS5773914A (en) | Power source device for demagnetization | |
| JPH0310545A (ja) | ラインドライバー回路 | |
| US4278939A (en) | Electromagnetic arrangement for measuring electrical current | |
| US4087705A (en) | High power variable pulse width triggering circuits | |
| US4812770A (en) | Saturable reactor current pulse generator | |
| JPH0312533U (ja) | ||
| WO2005006524A8 (en) | Voltage converter | |
| SU1598073A1 (ru) | Импульсный регул тор посто нного напр жени | |
| JPS6130343Y2 (ja) | ||
| JPH0363998A (ja) | バイアス電流供給方式 | |
| SU902010A1 (ru) | Стабилизирующий конвертор | |
| JPH0412792Y2 (ja) | ||
| SU1022280A1 (ru) | Устройство дл управлени преобразователем | |
| JPH0879024A (ja) | パルス変調器 | |
| SU1107269A1 (ru) | Преобразователь частоты | |
| JPH05227739A (ja) | スイッチング電源回路 | |
| SU1224985A1 (ru) | Устройство дл зар дки конденсатора | |
| SU1422222A1 (ru) | Программированный импульсный стабилизированный источник напр жени с бестрансформаторным входом | |
| SU1524165A1 (ru) | Формирователь ступенчатого напр жени | |
| JPS6146640A (ja) | パルス信号ドライバ回路 |