JPH03105486A - プログラマブル入出力回路を内蔵したロジックｌｓｉ - Google Patents
プログラマブル入出力回路を内蔵したロジックｌｓｉInfo
- Publication number
- JPH03105486A JPH03105486A JP1241952A JP24195289A JPH03105486A JP H03105486 A JPH03105486 A JP H03105486A JP 1241952 A JP1241952 A JP 1241952A JP 24195289 A JP24195289 A JP 24195289A JP H03105486 A JPH03105486 A JP H03105486A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output circuit
- output
- eeprom
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は，回路形式をユーザが自由に切替え可能なプロ
グラマブル入出力回路を内蔵したロジックＬＳＩに関す
る． 〔従来の技術〕 従来の装置は，特開昭６１−１３４９９７号公報に記載
のように電気的にプログラム可能な記憶素子を具備する
チップイネーブル端子制御回路のみのものであり、デー
タ等の入出力制御回路についても電気的にプログラム可
能となっているものでない．また，文献ｒマイクロコン
ピュータの事典」 （朝倉書店出版）に記載のように、
ＰＬＡ等は、ＡＮＤアレイとＯＲアレイから成るプログ
ラマブル交点アレイに電気的にプログラム可能な記憶素
子を組み入れたものであり、本発明でみられる，入力回
路部、出力回路部、プルアップ抵抗部の各論理ブロック
とＬＳＩの外部インタフェース用端子の接続に、ＡＮＤ
アレイとＯＲアレイから成るプログラマブル交点アレイ
を使用していない．〔発明が解決しようとする課題〕 従来のマイクロコンピュータ等のロジックＬＳＩにおい
ては、アルミマスタスライス方式を用いて．ＬＳＩを製
造する段階で，ハードウェアの変更により入出力回路形
式を、ユーザの要求に合せて、入力専用、入出力兼用、
出力専用端子の３種の形式に切替えて製造していた．従
って、ユーザ側が一度入出力回路形式を決めた後，入出
力回路形式を変更する為には、再びＬＳＩを製造し直さ
なければならず，多額の費用や時間を要する問題があっ
た． 本発明の目的は、ＥＰＲＯＭやＥＥＰＲＯＭをロジック
ＬＳＩの入出力回路に具備し、入出力回路形式をプログ
ラマブルに選択し，ユーザ側で自由に容易に変更出来る
ようにすることにある。
グラマブル入出力回路を内蔵したロジックＬＳＩに関す
る． 〔従来の技術〕 従来の装置は，特開昭６１−１３４９９７号公報に記載
のように電気的にプログラム可能な記憶素子を具備する
チップイネーブル端子制御回路のみのものであり、デー
タ等の入出力制御回路についても電気的にプログラム可
能となっているものでない．また，文献ｒマイクロコン
ピュータの事典」 （朝倉書店出版）に記載のように、
ＰＬＡ等は、ＡＮＤアレイとＯＲアレイから成るプログ
ラマブル交点アレイに電気的にプログラム可能な記憶素
子を組み入れたものであり、本発明でみられる，入力回
路部、出力回路部、プルアップ抵抗部の各論理ブロック
とＬＳＩの外部インタフェース用端子の接続に、ＡＮＤ
アレイとＯＲアレイから成るプログラマブル交点アレイ
を使用していない．〔発明が解決しようとする課題〕 従来のマイクロコンピュータ等のロジックＬＳＩにおい
ては、アルミマスタスライス方式を用いて．ＬＳＩを製
造する段階で，ハードウェアの変更により入出力回路形
式を、ユーザの要求に合せて、入力専用、入出力兼用、
出力専用端子の３種の形式に切替えて製造していた．従
って、ユーザ側が一度入出力回路形式を決めた後，入出
力回路形式を変更する為には、再びＬＳＩを製造し直さ
なければならず，多額の費用や時間を要する問題があっ
た． 本発明の目的は、ＥＰＲＯＭやＥＥＰＲＯＭをロジック
ＬＳＩの入出力回路に具備し、入出力回路形式をプログ
ラマブルに選択し，ユーザ側で自由に容易に変更出来る
ようにすることにある。
上記目的は，マイクロコンピュータ等のロジックＬＳＩ
を製造する段階で、アルミマスタスライスを適用する部
分をＥＰＲＯＭやＥＥＰＲＯＭ等の書きかえ可能型読み
出し専用メモリに置き換えることにより達成される．又
．ＥＥＦＲＯＭのデータ書込み回路において高圧デコー
ダに制御用レジスタを設けることにより、容易に且つ高
速にＥＥＰＲＯＭにデーダを書き込むことが出来る．〔
作 用〕 Ｅ Ｅ Ｐ ＲＯＭは、ゲート電極を正の高圧にすると
データが消去され、常にＯＮ状態となる．ゲート電極を
ＧＮＤにすると、データが書き込まれ、常にＯＦＦ状態
になる様に動作する．ＥＥＰＲＯＭのゲート電極は、高
圧デコーダにより、正の高圧を印加するか又は、ＧＮＤ
にするが，プログラマプルな高圧デコーダ制御レジスタ
が，高圧デコ−ダをコントロールして、ＥＥＰＲＯＭの
メモリトランジスタを選択して，正の高圧を印加させた
り、ＧＮＤにさせたりする．このことによって，Ｅ Ｅ
Ｐ ＲＯＭを具備した入出力回路は入力専用のもの、
入出力兼用のもの、出力専用のものの３種に，プルアッ
プ抵抗の有無を合せて計６種の回路をプログラマブルに
選択でき，ユーザ側で自由に容易に変更出来る様になる
。
を製造する段階で、アルミマスタスライスを適用する部
分をＥＰＲＯＭやＥＥＰＲＯＭ等の書きかえ可能型読み
出し専用メモリに置き換えることにより達成される．又
．ＥＥＦＲＯＭのデータ書込み回路において高圧デコー
ダに制御用レジスタを設けることにより、容易に且つ高
速にＥＥＰＲＯＭにデーダを書き込むことが出来る．〔
作 用〕 Ｅ Ｅ Ｐ ＲＯＭは、ゲート電極を正の高圧にすると
データが消去され、常にＯＮ状態となる．ゲート電極を
ＧＮＤにすると、データが書き込まれ、常にＯＦＦ状態
になる様に動作する．ＥＥＰＲＯＭのゲート電極は、高
圧デコーダにより、正の高圧を印加するか又は、ＧＮＤ
にするが，プログラマプルな高圧デコーダ制御レジスタ
が，高圧デコ−ダをコントロールして、ＥＥＰＲＯＭの
メモリトランジスタを選択して，正の高圧を印加させた
り、ＧＮＤにさせたりする．このことによって，Ｅ Ｅ
Ｐ ＲＯＭを具備した入出力回路は入力専用のもの、
入出力兼用のもの、出力専用のものの３種に，プルアッ
プ抵抗の有無を合せて計６種の回路をプログラマブルに
選択でき，ユーザ側で自由に容易に変更出来る様になる
。
以下，本発明の一実施例を図面を用いて詳細に説明する
． 第１図は，マイクロコンピュータ等のロジックＬＳＩに
内蔵する．ＥＥＰＲＯＭを具備した入出力回路図である
。４はＬＳＩの入出力端子、５，６，７はＥＥＰＲＯＭ
のメモリトランジスタ，１はプルアップ抵抗である．２
はマイクロコンピュータ等のロジックＬＳＩ内部の外部
への出力回路、３はマイクロコンピュータ等のロジック
ＬＳＩ内部への入力回路である．ＥＥＰＲＯＭのメモリ
トランジスタ５のソース側はプルアップ抵抗１と接続し
、ドレイン側はＬＳＩの人出力端子４と接続する．ＥＥ
ＰＲＯＭのメモリトランジスタ６のソース側は出力回路
２と接続し、ドレイン側はＬＳＩの入出力端子４と接続
する。ＥＥＰＲＯＭのメモリトランジスタ７のソース側
はＬＳＩの入出力端子４と接続し，ドレイン側は入力回
路３と接続する．ＥＥＰＲＯＭのメモリトランジスタ５
，６，７のゲートは，第４図に示されるように高圧デコ
ーダ１０に接続する．ＥＥＰＲＯＭのメモリトランジス
タ５のみがＯＮの時．ＬＳＩの入出力端子４はプルアッ
プ抵抗１付きの端子となる．ＥＥＰＲＯＭのメモリトラ
ンジスタ６のみがＯＮの時、ＬＳＩの入出力端子４は出
力端子としての機能を有する．ＥＥＰＲＯＭのメモリト
ランジスタ７のみがＯＮの時、ＬＳＩの入出力端子４は
入力端子としての機能を有する．このようにＥ Ｅ Ｐ
ＲＯＭのメモリトランジスタ５，６．７のＯＮ状態、
ＯＦＦ状態の組み合せにより，ＬＳＩの入出力端子４の
もつ機能は、プルアップ抵抗１と出力回路２と入力回路
３の組み合せとなる．ＥＥＰＲＯＭのメモリトランジス
タ５，６．７をプログラマブルに，常にＯＮ状態、もし
くはＯＦＦ状態にすることが出来ることを、以下説明す
る。
． 第１図は，マイクロコンピュータ等のロジックＬＳＩに
内蔵する．ＥＥＰＲＯＭを具備した入出力回路図である
。４はＬＳＩの入出力端子、５，６，７はＥＥＰＲＯＭ
のメモリトランジスタ，１はプルアップ抵抗である．２
はマイクロコンピュータ等のロジックＬＳＩ内部の外部
への出力回路、３はマイクロコンピュータ等のロジック
ＬＳＩ内部への入力回路である．ＥＥＰＲＯＭのメモリ
トランジスタ５のソース側はプルアップ抵抗１と接続し
、ドレイン側はＬＳＩの人出力端子４と接続する．ＥＥ
ＰＲＯＭのメモリトランジスタ６のソース側は出力回路
２と接続し、ドレイン側はＬＳＩの入出力端子４と接続
する。ＥＥＰＲＯＭのメモリトランジスタ７のソース側
はＬＳＩの入出力端子４と接続し，ドレイン側は入力回
路３と接続する．ＥＥＰＲＯＭのメモリトランジスタ５
，６，７のゲートは，第４図に示されるように高圧デコ
ーダ１０に接続する．ＥＥＰＲＯＭのメモリトランジス
タ５のみがＯＮの時．ＬＳＩの入出力端子４はプルアッ
プ抵抗１付きの端子となる．ＥＥＰＲＯＭのメモリトラ
ンジスタ６のみがＯＮの時、ＬＳＩの入出力端子４は出
力端子としての機能を有する．ＥＥＰＲＯＭのメモリト
ランジスタ７のみがＯＮの時、ＬＳＩの入出力端子４は
入力端子としての機能を有する．このようにＥ Ｅ Ｐ
ＲＯＭのメモリトランジスタ５，６．７のＯＮ状態、
ＯＦＦ状態の組み合せにより，ＬＳＩの入出力端子４の
もつ機能は、プルアップ抵抗１と出力回路２と入力回路
３の組み合せとなる．ＥＥＰＲＯＭのメモリトランジス
タ５，６．７をプログラマブルに，常にＯＮ状態、もし
くはＯＦＦ状態にすることが出来ることを、以下説明す
る。
第２図はＥＥＦＲＯＭのメモリトランジスタ５６，７τ
常にＯＮ状態、もしくはＯＦＦ状態になる原理を示す．
第２図において８は，ＥＥＰＲＯＭのメモリトランジス
タを示し、ゲート電圧■。
常にＯＮ状態、もしくはＯＦＦ状態になる原理を示す．
第２図において８は，ＥＥＰＲＯＭのメモリトランジス
タを示し、ゲート電圧■。
を与えると，ソース・ドレイン間の電流は矢印方向に流
れることを示している．第３図においてＩＤで示される
縦軸はＥＥＰＲＯＭのメモリトランジスタ８のソース・
ドレイン間電流を示し、ｖＧで示される横軸はＥＥＰＲ
ＯＭのメモリトランジスタ８のゲート電圧を示す．（ａ
）は、ＥＥＰＲＯＭのメモリトランジスタ８のデータ消
去後の特性ＥＥＰＲＯＭのメモリトランジスタ８のデー
タ消去後の特性（α）において、しきい値電圧を十分小
さく設定すれば，常にＯＮ状態に出来，ＥＥＰＲＯＭの
メモリトランジスタ８のデータ書込み後の特性（ｂ）に
おいて、しきい値電圧を十分大きく設定すれば，常にＯ
ＦＦ状態に出来る．即ちデータの消去後と書込み後では
，しきい値電圧が大きく異なり、ゲート電圧ｖａを、デ
ータ消去後の特性（ａ）とデータ書込み後の特性（ｂ）
におけるしきい値電圧の同に設定することによりデータ
消去後は、常にＯＮ状態に，データ書込み後は、常にＯ
ＦＦ状態にすることが出来る。
れることを示している．第３図においてＩＤで示される
縦軸はＥＥＰＲＯＭのメモリトランジスタ８のソース・
ドレイン間電流を示し、ｖＧで示される横軸はＥＥＰＲ
ＯＭのメモリトランジスタ８のゲート電圧を示す．（ａ
）は、ＥＥＰＲＯＭのメモリトランジスタ８のデータ消
去後の特性ＥＥＰＲＯＭのメモリトランジスタ８のデー
タ消去後の特性（α）において、しきい値電圧を十分小
さく設定すれば，常にＯＮ状態に出来，ＥＥＰＲＯＭの
メモリトランジスタ８のデータ書込み後の特性（ｂ）に
おいて、しきい値電圧を十分大きく設定すれば，常にＯ
ＦＦ状態に出来る．即ちデータの消去後と書込み後では
，しきい値電圧が大きく異なり、ゲート電圧ｖａを、デ
ータ消去後の特性（ａ）とデータ書込み後の特性（ｂ）
におけるしきい値電圧の同に設定することによりデータ
消去後は、常にＯＮ状態に，データ書込み後は、常にＯ
ＦＦ状態にすることが出来る。
第４図は、ＥＥＰＲＯＭのメモリトランジスタのデータ
書込み回路を示す．９はＥＥＰＲＯＭのメモリトランジ
スタ、１０は高圧デコーダ、１１のゲートと接続されて
おり，各Ｅ Ｅ Ｐ ＲＯＭのメモリトランジスタ９を
データ書込み状態及びデータ消去状態にする機能を有す
る。高圧デコーダ制御レジスタ１１は各高圧デコーダ１
０ （ＥＥＰＲＯＭのメモリトランジスタ９の数だけ存
在する。）に、各高圧デコーダ１０に接続するＥＥＰＲ
ＯＭのメモリトランジスタ９をデータ書込み状態にする
か又はデータ消去状態にするかを制御する機能を有し，
プログラマプルなレジスタである．高圧デコーダ制御レ
ジスタ１１を設けることにより，ＥＥＰＲＯＭのメモリ
トランジスタ９をプログラマブルに゜常にＯＮ状態、Ｏ
ＦＦ状態にすることが出来、又，一度に全てのＥＥＰＲ
ＯＭのメモリトランジスタ９を制御出来る． 本発明によれば、ＥＥＰＲＯＭのメモリトランジスタを
具備する入出力回路部はプログラマブルに，入力専用、
入出力兼用、出力専用のもの３種に、プルアップ抵抗の
有無を合せて計６種の回路を選択出来る効果がある． 〔発明の効果〕 本発明によれば，マイクロコンピュータ等のロジックＬ
ＳＩの入出力回路を、入力専用回路，入出力兼用回路、
出力専用回路の３種にゾルアップ抵抗の有無を合せた計
６種に、プログラマブルに選択できるので，ユーザ側で
自由に容易に，ユーザ側のアプリケーションに合せて、
マイクロコンピュータ等のロジックＬＳＩの入出力回路
形式を選択出来る効果がある。
書込み回路を示す．９はＥＥＰＲＯＭのメモリトランジ
スタ、１０は高圧デコーダ、１１のゲートと接続されて
おり，各Ｅ Ｅ Ｐ ＲＯＭのメモリトランジスタ９を
データ書込み状態及びデータ消去状態にする機能を有す
る。高圧デコーダ制御レジスタ１１は各高圧デコーダ１
０ （ＥＥＰＲＯＭのメモリトランジスタ９の数だけ存
在する。）に、各高圧デコーダ１０に接続するＥＥＰＲ
ＯＭのメモリトランジスタ９をデータ書込み状態にする
か又はデータ消去状態にするかを制御する機能を有し，
プログラマプルなレジスタである．高圧デコーダ制御レ
ジスタ１１を設けることにより，ＥＥＰＲＯＭのメモリ
トランジスタ９をプログラマブルに゜常にＯＮ状態、Ｏ
ＦＦ状態にすることが出来、又，一度に全てのＥＥＰＲ
ＯＭのメモリトランジスタ９を制御出来る． 本発明によれば、ＥＥＰＲＯＭのメモリトランジスタを
具備する入出力回路部はプログラマブルに，入力専用、
入出力兼用、出力専用のもの３種に、プルアップ抵抗の
有無を合せて計６種の回路を選択出来る効果がある． 〔発明の効果〕 本発明によれば，マイクロコンピュータ等のロジックＬ
ＳＩの入出力回路を、入力専用回路，入出力兼用回路、
出力専用回路の３種にゾルアップ抵抗の有無を合せた計
６種に、プログラマブルに選択できるので，ユーザ側で
自由に容易に，ユーザ側のアプリケーションに合せて、
マイクロコンピュータ等のロジックＬＳＩの入出力回路
形式を選択出来る効果がある。
第ｌ図は，本発明の一実施例のマイクロコンピュータ等
のロジックＬＳＩに内蔵するＥＥＰＲＯＭを具備した入
出力回路図、第２図はＥＥＰＲＯＭのメモリトランジス
タにおけるゲート電圧Ｖ。 とソース・ドレイン間の電流ＩＤの関係を説明するため
の図，第３図は、ＥＥＰＲＯＭのメモリトランジスタに
ついて、データ書込み後及びデータ消去後の電気的特性
を示した図，第４図は、ＥＥＰＲＯＭのメモリトランジ
スタのデータ書込み回路を示す図である。 １・・・プルアップ抵抗、２・・・出力回路、３・・・
入力回路，４・・一ＬＳＩの入出力端子，５，６，７，
８，９・・・ＥＥＰＲＯＭメモリトランジスタ、１ｏ・
・・高圧デコーダ、１１・・・高圧デコーダ制御レジス
タ。 第 ２岡 箭 １ 口 第３昆 第 ４口
のロジックＬＳＩに内蔵するＥＥＰＲＯＭを具備した入
出力回路図、第２図はＥＥＰＲＯＭのメモリトランジス
タにおけるゲート電圧Ｖ。 とソース・ドレイン間の電流ＩＤの関係を説明するため
の図，第３図は、ＥＥＰＲＯＭのメモリトランジスタに
ついて、データ書込み後及びデータ消去後の電気的特性
を示した図，第４図は、ＥＥＰＲＯＭのメモリトランジ
スタのデータ書込み回路を示す図である。 １・・・プルアップ抵抗、２・・・出力回路、３・・・
入力回路，４・・一ＬＳＩの入出力端子，５，６，７，
８，９・・・ＥＥＰＲＯＭメモリトランジスタ、１ｏ・
・・高圧デコーダ、１１・・・高圧デコーダ制御レジス
タ。 第 ２岡 箭 １ 口 第３昆 第 ４口
Claims (1)
- 【特許請求の範囲】 １、マイクロコンピュータ等のロジックＬＳＩの入出力
回路において、前記入出力回路は、入力回路と、出力回
路と、書きかえ可能型読み出し専用メモリより成り、前
記入力回路と前記出力回路の切替えを前記書きかえ可能
型読み出し専用メモリを用いて可能にし、前記マイクロ
コンピュータ等のロジックＬＳＩの端子の仕様を、プロ
グラマブルに、入力専用端子、出力専用端子、入出力兼
用端子の３種にプルアップ抵抗の有無を合せた計６種に
選択可能にしたことを特徴とするプログラマブル入出力
回路を内蔵したロジックＬＳＩ。 ２、前記書きかえ可能型読み出し専用メモリはＥＥＰＲ
ＯＭあるいはＥＰＲＯＭであることを特徴とする特許請
求の範囲第１項記載のプログラマブル入出力回路を内蔵
したロジックＬＳＩ。 ３、前記ＥＥＰＲＯＭのデータ書込み回路において、高
圧デコーダ制御レジスタを設け、一度に高圧デコーダ制
御レジスタのビットの数だけ、ＥＥＰＲＯＭメモリセル
にデータを書けることを特徴とした特許請求の範囲第２
項記載のプログラマブル入出力回路を内蔵したロジック
ＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241952A JPH03105486A (ja) | 1989-09-20 | 1989-09-20 | プログラマブル入出力回路を内蔵したロジックｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241952A JPH03105486A (ja) | 1989-09-20 | 1989-09-20 | プログラマブル入出力回路を内蔵したロジックｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105486A true JPH03105486A (ja) | 1991-05-02 |
Family
ID=17082014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241952A Pending JPH03105486A (ja) | 1989-09-20 | 1989-09-20 | プログラマブル入出力回路を内蔵したロジックｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105486A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637643A (ja) * | 1992-07-16 | 1994-02-10 | Matsushita Electric Ind Co Ltd | Ａｄｍ方式信号処理装置 |
| US5375740A (en) * | 1991-04-26 | 1994-12-27 | Toppan Printing Co., Ltd. | Manual dispenser for dispensing predetermined amounts of viscous material through actuation of a trigger |
-
1989
- 1989-09-20 JP JP1241952A patent/JPH03105486A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375740A (en) * | 1991-04-26 | 1994-12-27 | Toppan Printing Co., Ltd. | Manual dispenser for dispensing predetermined amounts of viscous material through actuation of a trigger |
| JPH0637643A (ja) * | 1992-07-16 | 1994-02-10 | Matsushita Electric Ind Co Ltd | Ａｄｍ方式信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0287337A2 (en) | Programming circuit for programmable logic array I/O cell | |
| JPS5847793B2 (ja) | 半導体記憶装置 | |
| JPH0197016A (ja) | 半導体集積回路装置 | |
| US5452229A (en) | Programmable integrated-circuit switch | |
| KR100223623B1 (ko) | 비휘발성 기억셀용 테스트 회로 | |
| JPH06500195A (ja) | 特にｉｃカード用の集積回路メモリのプログラミング方法 | |
| JPH03105486A (ja) | プログラマブル入出力回路を内蔵したロジックｌｓｉ | |
| JPH0917964A (ja) | 半導体装置 | |
| JPH0221015B2 (ja) | ||
| EP0265554A1 (en) | Electrically erasable fused programmable logic array | |
| JPS63245016A (ja) | プログラマブル・ロジツク・デバイス | |
| JP3888571B2 (ja) | モード切替回路 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| KR0127326B1 (ko) | 이피롬 내장형 반도체 집적회로 | |
| JPS61255600A (ja) | メモリ回路 | |
| JPH05291405A (ja) | プログラマブル入出力ポートを有する半導体装置 | |
| KR920009605B1 (ko) | 극성 프로그램어블 회로 | |
| JPH0676085A (ja) | 配線切替え回路を有する半導体装置 | |
| JP2786028B2 (ja) | 誤書き込み防止回路 | |
| KR900010783A (ko) | 반도체 집적회로 | |
| JP3270068B2 (ja) | 半導体装置 | |
| JPH02250427A (ja) | プログラム可能なスイッチマトリクス | |
| JPH06302698A (ja) | 半導体集積回路装置 | |
| KR100186321B1 (ko) | 메모리 제어 모듈 | |
| JPH0653810A (ja) | 半導体集積回路 |