JPH03105901A - 薄膜抵抗体とその製造法 - Google Patents
薄膜抵抗体とその製造法Info
- Publication number
- JPH03105901A JPH03105901A JP1242199A JP24219989A JPH03105901A JP H03105901 A JPH03105901 A JP H03105901A JP 1242199 A JP1242199 A JP 1242199A JP 24219989 A JP24219989 A JP 24219989A JP H03105901 A JPH03105901 A JP H03105901A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film resistor
- chromium
- silicon
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜抵抗体及びその製造法に係り、特に、混
成集積回路及びメモリカードに搭載する抵抗として、抵
抗値変化の小さいクロム｝，シリコン２の比率からなる
結晶性金属間化合物（ＣｒＳｉ２）が存在する薄膜抵抗
体及びその製造法に関する。
成集積回路及びメモリカードに搭載する抵抗として、抵
抗値変化の小さいクロム｝，シリコン２の比率からなる
結晶性金属間化合物（ＣｒＳｉ２）が存在する薄膜抵抗
体及びその製造法に関する。
従来の簿膜抵抗体の製作方法は，特開昭６３−３７６０
２号公報に記載のように、Ｃｒ−Ｓｉターゲットを用い
、基板温度２７５゜Ｃ以上にして表面熱酸化したＳｉ基
板上に膜厚５０〜ＩＯＯＯＡのＣｒ−Ｓｉスパッタリン
グ薄膜を形戊し、その後、３００゜Ｃ以上で２０分間以
上熱処理を施すというものであった。この方法では、低
シート抵抗（５０Ω／口程度）から高シート抵抗（１０
００Ω／口程度）の範囲で、抵抗温度係数が±］． Ｏ
Ｏｐｐｍ／℃より小さい薄膜抵抗体が作製できると述
べられている。
２号公報に記載のように、Ｃｒ−Ｓｉターゲットを用い
、基板温度２７５゜Ｃ以上にして表面熱酸化したＳｉ基
板上に膜厚５０〜ＩＯＯＯＡのＣｒ−Ｓｉスパッタリン
グ薄膜を形戊し、その後、３００゜Ｃ以上で２０分間以
上熱処理を施すというものであった。この方法では、低
シート抵抗（５０Ω／口程度）から高シート抵抗（１０
００Ω／口程度）の範囲で、抵抗温度係数が±］． Ｏ
Ｏｐｐｍ／℃より小さい薄膜抵抗体が作製できると述
べられている。
上記従来技術は、Ｃｒ−Ｓｉ組成及び或膜後の結晶構造
等に考慮がされておらず、抵抗値安定化の機構解明もな
されていない。Ｃｒ−Ｓｉ抵抗体の組成によっては抵抗
値の安定性が良くない。この点については、従来は充分
検討されていなかった。
等に考慮がされておらず、抵抗値安定化の機構解明もな
されていない。Ｃｒ−Ｓｉ抵抗体の組成によっては抵抗
値の安定性が良くない。この点については、従来は充分
検討されていなかった。
本発明は、Ｃｒ−Ｓｉ抵抗体の構造を明らかにし、さら
に、抵抗値の安定化のための熱処理条件を明らかにする
ことによって、上記した従来技術の欠点を解消すること
を目的とする。
に、抵抗値の安定化のための熱処理条件を明らかにする
ことによって、上記した従来技術の欠点を解消すること
を目的とする。
上記目的を達成するため、発明者らは各種組成のＣｒ−
Ｓｉ系抵抗体の構造と安定性について検討を加え，以下
の結論を得た。
Ｓｉ系抵抗体の構造と安定性について検討を加え，以下
の結論を得た。
クロムとシリコンの混合物をターゲットに用いて基板温
度２５０℃以上に加熱したものにアルゴン雰囲気中でス
パッタリングすることにより戒膜を得る。こうして得ら
れた戊膜の構造解析を行なった。クロム４５〜５０重量
％，シリコン５５〜５０重量％組戊の混合物をターゲツ
Ｉ・に用いて、アルゴン雰囲気中でスパッタリングして
得られた成膜はクロム１，シリコン２からなる結晶性金
属間化合物（ＣｒＳｉ２） が存在する薄膜抵抗体を
得る。そして、３５０〜５００’Ｃの温度範囲で抵抗値
安定化熱処理を施す。こうして得られた薄膜抵抗体は、
熱的にも安定で抵抗値変化も小さい。
度２５０℃以上に加熱したものにアルゴン雰囲気中でス
パッタリングすることにより戒膜を得る。こうして得ら
れた戊膜の構造解析を行なった。クロム４５〜５０重量
％，シリコン５５〜５０重量％組戊の混合物をターゲツ
Ｉ・に用いて、アルゴン雰囲気中でスパッタリングして
得られた成膜はクロム１，シリコン２からなる結晶性金
属間化合物（ＣｒＳｉ２） が存在する薄膜抵抗体を
得る。そして、３５０〜５００’Ｃの温度範囲で抵抗値
安定化熱処理を施す。こうして得られた薄膜抵抗体は、
熱的にも安定で抵抗値変化も小さい。
薄膜抵抗体の抵抗値の安定なものを得るためには、結晶
性金属間化合物（Ｃ ｒ Ｓ ５． ２） を得るこ
とが必要である。そこで、原料の組戊、及び、スパッタ
リング時の温度とＣ ｒ Ｓ ｉ ｚ結晶の存在関係を
検討した。クロム重量％で１０％，３０％，４０％，４
５％，５０％，６０％，７０％，９０％と変化させてス
パッタリングを行なった。その結果、クロム４５〜５０
重量％でＣｒＳｉ２結晶が存在する。又、スパッタリン
グ時の温度とＣ ｒ Ｓ ｉ ２結晶との存在関係につ
いては、常温，１００°Ｃ，２００℃，２５０’Ｃ，３
００゜Ｃ，３５０℃，４００゜Ｃで行なった。その結果
、２５０℃以上でＣｒＳｉ２結晶が存在する。次に、Ｃ
ｒＳｉｚ結晶の存在と熱処理による抵抗値の安定性につ
いて検討した。その結果、ＣｒＳｉｚ結晶が存在しなけ
れば熱処理による抵抗値の安定化は図れないことが分っ
た。
性金属間化合物（Ｃ ｒ Ｓ ５． ２） を得るこ
とが必要である。そこで、原料の組戊、及び、スパッタ
リング時の温度とＣ ｒ Ｓ ｉ ｚ結晶の存在関係を
検討した。クロム重量％で１０％，３０％，４０％，４
５％，５０％，６０％，７０％，９０％と変化させてス
パッタリングを行なった。その結果、クロム４５〜５０
重量％でＣｒＳｉ２結晶が存在する。又、スパッタリン
グ時の温度とＣ ｒ Ｓ ｉ ２結晶との存在関係につ
いては、常温，１００°Ｃ，２００℃，２５０’Ｃ，３
００゜Ｃ，３５０℃，４００゜Ｃで行なった。その結果
、２５０℃以上でＣｒＳｉ２結晶が存在する。次に、Ｃ
ｒＳｉｚ結晶の存在と熱処理による抵抗値の安定性につ
いて検討した。その結果、ＣｒＳｉｚ結晶が存在しなけ
れば熱処理による抵抗値の安定化は図れないことが分っ
た。
以下、本発明の一実施例を第１図から第５図により説明
する。
する。
〈実施例１〉
第２図は、本発明の薄膜抵抗体の熱処理温度４００℃に
おける保持時間とシート抵抗値変化との関係を示す。本
発明の結晶性クロムーシリコン薄膜抵抗体上は、熱処理
温度４００℃で３０分以上加熱しても抵抗値の変化は小
さく、安定した抵抗値が得られる。
おける保持時間とシート抵抗値変化との関係を示す。本
発明の結晶性クロムーシリコン薄膜抵抗体上は、熱処理
温度４００℃で３０分以上加熱しても抵抗値の変化は小
さく、安定した抵抗値が得られる。
第１図は、本発明の薄膜抵抗体の製造工程を示す。酸化
膜を形或した半導体基板上にクロム４８重量％，シリコ
ン５２重量％の混合物をターゲットにして基板加熱温度
２５０℃以上に加熱したものにアルゴン雰囲気中で高周
波スパッタリングして、クロムとシリコンの金属間化合
物よりなる結晶性薄膜抵抗体を得る。スパッタリング法
で得られた抵抗膜基板を電気炉により熱処理温度４ｏ○
℃で一時間加熱保持したのち常温まで冷却する。
膜を形或した半導体基板上にクロム４８重量％，シリコ
ン５２重量％の混合物をターゲットにして基板加熱温度
２５０℃以上に加熱したものにアルゴン雰囲気中で高周
波スパッタリングして、クロムとシリコンの金属間化合
物よりなる結晶性薄膜抵抗体を得る。スパッタリング法
で得られた抵抗膜基板を電気炉により熱処理温度４ｏ○
℃で一時間加熱保持したのち常温まで冷却する。
その後、通常のホトリソプロセスによりレジス１一塗布
から所定形状の抵抗体パターンを焼付ける。
から所定形状の抵抗体パターンを焼付ける。
抵抗体部となるところのレジストは残す。そして、イオ
ンミリング法によりレジスト膜をマスクとして抵抗層の
パターンを形或する。次に、基板を２５０゜Ｃ以上に加
熱したものに真空蒸着法により電極用アルミニウムを堆
積する。そして、すてにのべた方法と同様のホトリソプ
ロセスで電極用アルミパターンを焼付ける。アルミニウ
ムのエッチングには、硝酸，酢酸，燐酸、そして、水か
らなる混酸水溶液を用いてホトレジスト膜をマスクとし
てアルミニウムをエッチングし電極用アルミニウムパタ
ーンを形或することにより薄膜抵抗体を製造する。
ンミリング法によりレジスト膜をマスクとして抵抗層の
パターンを形或する。次に、基板を２５０゜Ｃ以上に加
熱したものに真空蒸着法により電極用アルミニウムを堆
積する。そして、すてにのべた方法と同様のホトリソプ
ロセスで電極用アルミパターンを焼付ける。アルミニウ
ムのエッチングには、硝酸，酢酸，燐酸、そして、水か
らなる混酸水溶液を用いてホトレジスト膜をマスクとし
てアルミニウムをエッチングし電極用アルミニウムパタ
ーンを形或することにより薄膜抵抗体を製造する。
本発明の薄膜抵抗体の電子線回折像及び透過電子顕微鏡
による構造解析を行った結果、本発明のクロム４８重量
％，シリコン５２重量％薄膜抵抗体１は、結晶化してい
るが、クロム２０重量％，シリコン８０重景％薄膜抵抗
体２は非品質であった。
による構造解析を行った結果、本発明のクロム４８重量
％，シリコン５２重量％薄膜抵抗体１は、結晶化してい
るが、クロム２０重量％，シリコン８０重景％薄膜抵抗
体２は非品質であった。
第３図は、本発明の薄膜抵抗体の結晶構造を薄膜Ｘ線回
折法を用いて調べた。クロム４８重量％，シリコン５２
重量％薄膜抵抗体はクロムとシリコンの金属間化合物で
ＣｒＳｉ２であった。
折法を用いて調べた。クロム４８重量％，シリコン５２
重量％薄膜抵抗体はクロムとシリコンの金属間化合物で
ＣｒＳｉ２であった。
第４図は、薄膜抵抗体構造の一例を示す。
第４図（ｂ）のようにＳｉ基扱３上にＳｉＯｚ膜４を付
けたものにクロム４８重量％，シリコン５２重量％薄膜
抵抗体１を形成し、アルミニウム電極５を形威した薄膜
抵抗体を第１図のエッチングによる電極用ＡＱパターン
形或後にシート抵抗安定化の熱処理を行なっても実施例
１の結果と何ら変るところはない。
けたものにクロム４８重量％，シリコン５２重量％薄膜
抵抗体１を形成し、アルミニウム電極５を形威した薄膜
抵抗体を第１図のエッチングによる電極用ＡＱパターン
形或後にシート抵抗安定化の熱処理を行なっても実施例
１の結果と何ら変るところはない。
く実施例２〉
実施例１で作製した薄膜抵抗体を数段階に積層して用い
ることもある。この時の層間の絶縁材は，誘電率が小さ
く、平滑性のあるポリイミド系摺脂を用いる。このポリ
イミド系樹脂のキュアー温度は３５０℃で行われる。そ
のため、本発明による薄膜抵抗体を前もって４００゜Ｃ
で抵抗値の安定化熱処理を行なっておくことは非常に有
意義なものである。
ることもある。この時の層間の絶縁材は，誘電率が小さ
く、平滑性のあるポリイミド系摺脂を用いる。このポリ
イミド系樹脂のキュアー温度は３５０℃で行われる。そ
のため、本発明による薄膜抵抗体を前もって４００゜Ｃ
で抵抗値の安定化熱処理を行なっておくことは非常に有
意義なものである。
第５図は、本発明の薄膜抵抗体を搭載したメモリカード
の回路構成図の一例を示す。
の回路構成図の一例を示す。
データ端子，アドレス端子，デコーダ及び電源回路の処
に保護抵抗として本発明の薄膜抵抗体を搭載出来る。本
発明の薄膜抵抗体は、混戊集積回路にも搭載出来る。
に保護抵抗として本発明の薄膜抵抗体を搭載出来る。本
発明の薄膜抵抗体は、混戊集積回路にも搭載出来る。
本発明によれば、薄膜抵抗体を前もって４００゜Ｃで一
時間の抵抗値の安定化処理を施しておけば、抵抗体が後
工程等で４００’Ｃ以下の温度に再加熱されでも抵抗値
変化が小さい抵抗体が得られるので混或集積回路やメモ
リカード等の保護抵抗として効果がある。
時間の抵抗値の安定化処理を施しておけば、抵抗体が後
工程等で４００’Ｃ以下の温度に再加熱されでも抵抗値
変化が小さい抵抗体が得られるので混或集積回路やメモ
リカード等の保護抵抗として効果がある。
第１図は本発明の一実施例の薄膜抵抗体の構造工程図、
第２図は本発明の薄膜抵抗体のシート抵抗変化図、第３
図は本発明の薄膜抵抗体の性状図、第４図は薄膜抵抗体
の構造図、第５図は本発明の蒲膜抵抗体を搭載したメモ
リカードの回路図である。 １・結晶性クロムーシリコン薄膜抵抗体、２・非晶質性
クロムーシリコン薄膜抵抗体、３・・８１基板、４・・
Ｓ１０２膜、５・ＡＱ電極、６ ・パシベ第１図 −３ 第２図 第４図 ＣＰＳ タＳ ５ 図
第２図は本発明の薄膜抵抗体のシート抵抗変化図、第３
図は本発明の薄膜抵抗体の性状図、第４図は薄膜抵抗体
の構造図、第５図は本発明の蒲膜抵抗体を搭載したメモ
リカードの回路図である。 １・結晶性クロムーシリコン薄膜抵抗体、２・非晶質性
クロムーシリコン薄膜抵抗体、３・・８１基板、４・・
Ｓ１０２膜、５・ＡＱ電極、６ ・パシベ第１図 −３ 第２図 第４図 ＣＰＳ タＳ ５ 図
Claims (1)
- 【特許請求の範囲】 １、成膜時に、クロム１、シリコン２の比率からなる結
晶性金属間化合物（ＣｒＳｉ＿２）が存在することを特
徴とする薄膜抵抗体。 ２、クロム４５〜５０重量％、シリコン５５〜５０重量
％組成の混合物をターゲットに用い、基板温度２５０℃
以上に加熱したものにアルゴン雰囲気中で、スパッタリ
ングすることにより、クロム１、シリコン２からなる結
晶性金属間化合物（ＣｒＳｉ＿２）が存在する薄膜抵抗
体を得ることを特徴とする薄膜抵抗体の製造法。 ３、請求項１において、３５０℃〜５００℃の温度範囲
で抵抗値安定化熱処理を施すことを特徴とする薄膜抵抗
体の構造。 ４、請求項１、２または３からなる薄膜抵抗体を混成集
積回路及びメモリカード等に搭載したことを特徴とする
薄膜抵抗体。 ５、請求項４において、薄膜抵抗体のパシベーション膜
として、ポリイミド系樹脂、あるいは、Ｔａ＿２Ｏ＿５
、ＳｉＯ＿２、Ｓｉ＿３Ｎ＿４あるいはガラス等の内い
ずれか一種類を用いることを特徴とする薄膜抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242199A JPH03105901A (ja) | 1989-09-20 | 1989-09-20 | 薄膜抵抗体とその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242199A JPH03105901A (ja) | 1989-09-20 | 1989-09-20 | 薄膜抵抗体とその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105901A true JPH03105901A (ja) | 1991-05-02 |
Family
ID=17085746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242199A Pending JPH03105901A (ja) | 1989-09-20 | 1989-09-20 | 薄膜抵抗体とその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105901A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315109A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 薄膜抵抗体の製造方法 |
| CN113165984A (zh) * | 2018-11-22 | 2021-07-23 | 东曹株式会社 | Cr-Si系烧结体 |
-
1989
- 1989-09-20 JP JP1242199A patent/JPH03105901A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315109A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 薄膜抵抗体の製造方法 |
| CN113165984A (zh) * | 2018-11-22 | 2021-07-23 | 东曹株式会社 | Cr-Si系烧结体 |
| CN113165984B (zh) * | 2018-11-22 | 2022-12-20 | 东曹株式会社 | Cr-Si系烧结体 |
| US11967493B2 (en) | 2018-11-22 | 2024-04-23 | Tosoh Corporation | Cr—Si sintered body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043451B1 (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| EP0715763B1 (en) | Process of manufacturing SiCr thin film resistors having improved temperature coefficient of resistance and sheet resistance | |
| JP2816394B2 (ja) | 半導体装置 | |
| JPS6161556B2 (ja) | ||
| JPS5884401A (ja) | 抵抗体 | |
| JP3229460B2 (ja) | 歪みゲージ | |
| US4128681A (en) | Method for producing an InSb thin film element | |
| JP2782288B2 (ja) | 電気抵抗材料 | |
| JP2000182803A (ja) | 薄膜抵抗器およびその製造方法 | |
| US5235313A (en) | Thin film resistor and wiring board using the same | |
| JP2843982B2 (ja) | サーマルヘツド | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| JPH11354303A (ja) | 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| JPH0344007A (ja) | 薄膜抵抗体の製造方法 | |
| JPH0620803A (ja) | 薄膜抵抗器及び薄膜抵抗器の製造方法 | |
| JPH0268901A (ja) | 薄膜抵抗の製造方法 | |
| JPH03265101A (ja) | 白金温度センサ | |
| JPS582065A (ja) | 半導体装置の製造方法 | |
| JPH0570306B2 (ja) | ||
| JPH04120430A (ja) | 白金温度センサ | |
| JPH07120573B2 (ja) | 非晶質２元合金薄膜抵抗体の製造方法 | |
| JPS58216442A (ja) | アルミニウム配線の形成方法 | |
| JPS59114828A (ja) | 酸化シリコン膜の製造方法 | |
| JPS5919393A (ja) | 薄膜回路の製造方法 |