JPS582065A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS582065A JPS582065A JP56099441A JP9944181A JPS582065A JP S582065 A JPS582065 A JP S582065A JP 56099441 A JP56099441 A JP 56099441A JP 9944181 A JP9944181 A JP 9944181A JP S582065 A JPS582065 A JP S582065A
- Authority
- JP
- Japan
- Prior art keywords
- region
- compound
- collector contact
- melting point
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に電極配線の導電性
がすぐれズ且っ高密度化された半導体装置の製造方法に
関する。
がすぐれズ且っ高密度化された半導体装置の製造方法に
関する。
第１図に示す断面構造の半導体装置は集積回路（ＩＣ＞
ｒｍ造初期より採用されている構造で、高密度化に適せ
ずに集積度を上げることが難しいために、最近第２図に
示すよりなＰ、ｓ Ａ（Ｐｏｌｙｓｉｌｉ−００ｎ ５
ｅｌｆ Ａｌｉｇｎ）と呼ばれる構造の半導体装置を用
いたＩＣが製造されている。これらの図において、ｌは
半導体基板、２は素子分離領域、８はコレクタコンタク
ト領域、４はベース領域、６はエミッタ領域で、６は二
酸化ｖ９コンｃ ５ｉｎｓ ）膜、７はアルミニウム（
Ａｌ）電極、８はドープド多結晶シリコン層を示してい
るが、第１図に比べて１２ｍはＡｅ電極配線７とコレク
タコンタクト領域８、ペース領域４、エミッタ領域５と
の間に多結晶！／ リコン層８を介在させ、多結晶シリ
コン層８は高温度酸化処理すればＳｉｎｇ ｌ［（第２
図において６′で示す部分）となり、又表面のみ酸化処
坤してＳｉＯ＋ｓ＋膜（第２図における６′で示す部分
）を形成して絶縁分離させることができるから、それを
利用してエミッタ［＆をセルファフィン（自己整合）に
よって形成し、高密度化した構造である。
ｒｍ造初期より採用されている構造で、高密度化に適せ
ずに集積度を上げることが難しいために、最近第２図に
示すよりなＰ、ｓ Ａ（Ｐｏｌｙｓｉｌｉ−００ｎ ５
ｅｌｆ Ａｌｉｇｎ）と呼ばれる構造の半導体装置を用
いたＩＣが製造されている。これらの図において、ｌは
半導体基板、２は素子分離領域、８はコレクタコンタク
ト領域、４はベース領域、６はエミッタ領域で、６は二
酸化ｖ９コンｃ ５ｉｎｓ ）膜、７はアルミニウム（
Ａｌ）電極、８はドープド多結晶シリコン層を示してい
るが、第１図に比べて１２ｍはＡｅ電極配線７とコレク
タコンタクト領域８、ペース領域４、エミッタ領域５と
の間に多結晶！／ リコン層８を介在させ、多結晶シリ
コン層８は高温度酸化処理すればＳｉｎｇ ｌ［（第２
図において６′で示す部分）となり、又表面のみ酸化処
坤してＳｉＯ＋ｓ＋膜（第２図における６′で示す部分
）を形成して絶縁分離させることができるから、それを
利用してエミッタ［＆をセルファフィン（自己整合）に
よって形成し、高密度化した構造である。
このように多結晶シリコン暦８で電極を形成すれば、集
積度を向上することは容易となるが、一方多結晶シリコ
ン層の比抵抗はｌ金属と比べて２桁高く、ＡｌＯ比抵抗
８ Ｘ １ｏ−６［Ω・ａＩｌ］に対し′ 多結晶シリ
コン層の比抵抗は４電不純物がドープされても１（１−
４［Ω・ａｎｌ程度モあり、ＩＣの高速動作に限界を与
えている。
積度を向上することは容易となるが、一方多結晶シリコ
ン層の比抵抗はｌ金属と比べて２桁高く、ＡｌＯ比抵抗
８ Ｘ １ｏ−６［Ω・ａＩｌ］に対し′ 多結晶シリ
コン層の比抵抗は４電不純物がドープされても１（１−
４［Ω・ａｎｌ程度モあり、ＩＣの高速動作に限界を与
えている。
本発明はこのような動作特性に限度を加える欠点を解消
させることを目的上した製造方法を提案するもので、そ
の特徴は、コレクタコンタクト領域、エミッタ領域のｗ
Ｌ極として、ペースとは反対導ｓｔ、ｍの不純物を含む
高融点金属のシリコン化合物を用い、同様にしてエミッ
タ領域を七〜ファフインにより形成して、高密度化する
構造で、以下図面を参照して一実施例により詳細に説明
する。
させることを目的上した製造方法を提案するもので、そ
の特徴は、コレクタコンタクト領域、エミッタ領域のｗ
Ｌ極として、ペースとは反対導ｓｔ、ｍの不純物を含む
高融点金属のシリコン化合物を用い、同様にしてエミッ
タ領域を七〜ファフインにより形成して、高密度化する
構造で、以下図面を参照して一実施例により詳細に説明
する。
第８図ないし第８図は、高融点金属のシリコン化合物と
してモリブデンシリサイＦ （Ｍｏ８１ｚ ） ヲ用い
た本発明Ｋか−る半導体装置の一実施例の工程順断面図
である。先づ、第８図に示すように、公知の製法によっ
てｐ型半導体基板ｌ上に素子分離領域としてフィールド
５１０８膜１０を形成する。
してモリブデンシリサイＦ （Ｍｏ８１ｚ ） ヲ用い
た本発明Ｋか−る半導体装置の一実施例の工程順断面図
である。先づ、第８図に示すように、公知の製法によっ
てｐ型半導体基板ｌ上に素子分離領域としてフィールド
５１０８膜１０を形成する。
そして、ｎ＋型埋込層と接続されたｎ＋型コレクタコン
タクト領舅１１とｐ型ベース領域１２とをｎｍコｖｙり
領域（エビタキンヤｌＶａ長Ｎ ） ｔ ａに設ける。
タクト領舅１１とｐ型ベース領域１２とをｎｍコｖｙり
領域（エビタキンヤｌＶａ長Ｎ ） ｔ ａに設ける。
コレクタコンタクト領域は燐をｔｔｏ。
［℃］、数ｌ数分０分拡散形成し、ペース領域１２は例
えば硼素をイオン注入し、約９００［℃］で８゜分間熱
処理してその深さを５０００［λコ程度に形成する。更
にエビクキシャ２層１８の表面に気相成長法等によシ形
成された８１０２膜１４をＷ＆あけし、上記コレクタコ
ンタクト領域１１とベース領域１２を露出させる。
えば硼素をイオン注入し、約９００［℃］で８゜分間熱
処理してその深さを５０００［λコ程度に形成する。更
にエビクキシャ２層１８の表面に気相成長法等によシ形
成された８１０２膜１４をＷ＆あけし、上記コレクタコ
ンタクト領域１１とベース領域１２を露出させる。
次いで、第４図に示すようにその上面に燐を含んだＭＯ
８ｊ−１１１５を膜厚５０００［人コ前後被着させる。
８ｊ−１１１５を膜厚５０００［人コ前後被着させる。
これは、前記半導体基板１と共に反応装置内に配置され
たシリコン片を載せたモリブデン（Ｍ’Ｏ）ターゲット
をゲオスフィン（ｐＨａ ’） を含ンだアルゴンイオ
ン（’Ａｒ”）でスパッタリングすることにより形成さ
れる。次いでフォトリレグラフィ技術を用いて、第５薗
に示゛すようにＭｏｍ１２’ｌ ５をパターンユングし
、ペース領域上の形成゛せん゛と子るエミッタ領域′と
コレクタ領域上にＭｏ１１ｇ膜１６を残存サセる。’
Ｍｏ５１ｇ膜のパターンユングは四弗化戻素（Ｃ］ｌ′
４）ガスによるガスプラズマエツチングで不要５部分を
エツチング除去する方法が好適である。
たシリコン片を載せたモリブデン（Ｍ’Ｏ）ターゲット
をゲオスフィン（ｐＨａ ’） を含ンだアルゴンイオ
ン（’Ａｒ”）でスパッタリングすることにより形成さ
れる。次いでフォトリレグラフィ技術を用いて、第５薗
に示゛すようにＭｏｍ１２’ｌ ５をパターンユングし
、ペース領域上の形成゛せん゛と子るエミッタ領域′と
コレクタ領域上にＭｏ１１ｇ膜１６を残存サセる。’
Ｍｏ５１ｇ膜のパターンユングは四弗化戻素（Ｃ］ｌ′
４）ガスによるガスプラズマエツチングで不要５部分を
エツチング除去する方法が好適である。
次いで、第６図に示す゛ように酸化゛性雰囲気中で、９
００１Ｊ１．６０分間熱姐理゛す□ると、ＭｏＳｉ を
膜１６から燐が拡散して深さａｏｏｏｃ入］のエミッタ
領域１６がベース領域′１２丙に形成され、同時にＭＯ
８ｉ２膜１５０膜面５０表面０００［λコの５ｌｏｔ
１ＩＩ１１′７が生成される。この際、゛コレクタ゛ら
ンタクト領域１１にも燐が同様に拡散する。
〜次いで第７図に示すように゛、その上面に膜厚歇
ｒｏｏｏ’ｃ人：＋のｈｌ＊ｔ′ｇを蒸着し、再びフォ
トリソグラフィ技術を用いそ、Ａｌ膜１′８からなる′
ペースｔｆｉｆ／＜ターンユングした後、Ａ／パターン
ニユンのためのレジストを残したｔｔコレクタコンタク
ト領域１１上のＭｏ５Ｌｓ膜表面の５１０２膜１７を弗
酸処理によってエツチング除去する。次いで、第８図に
示すようにその上に絶縁膜１９（膜厚的１［μｍ］の燐
けい酸ガラス膜又はコーテング樹脂）を形成し、これを
もう一度フオドリソグラフィ技術ヲ用いて′パターンユ
ングし、コレクタコアｐり′ト領域ｌｌ上ＯＭＯ８１ｇ
膜１５ 、 ヘ−７ｔ％（ＤｋｌＡｌ膜およびエミッ、
り領域１６に接続したＭｏＳｊ−ｇ膜を窓あけして、そ
の上に再びＡｌ膜を蒸着し、パターンユングしてＡ１４
に配線２ｏを形成する◎第８図の工程断面図では、エミ
ッタ領域１６上のＭｏ５１ｇ膜電極は図示されていない
が、第９図の平面図で明示しておシ、２１がＡｌ導電配
線との接続域で、２２．２８はそれぞれコレクタコンタ
クト′領域並びにペース領域とＡｇ導電配線との接続域
を示し、第９図のＡＡ′断面が第８図である。
００１Ｊ１．６０分間熱姐理゛す□ると、ＭｏＳｉ を
膜１６から燐が拡散して深さａｏｏｏｃ入］のエミッタ
領域１６がベース領域′１２丙に形成され、同時にＭＯ
８ｉ２膜１５０膜面５０表面０００［λコの５ｌｏｔ
１ＩＩ１１′７が生成される。この際、゛コレクタ゛ら
ンタクト領域１１にも燐が同様に拡散する。
〜次いで第７図に示すように゛、その上面に膜厚歇
ｒｏｏｏ’ｃ人：＋のｈｌ＊ｔ′ｇを蒸着し、再びフォ
トリソグラフィ技術を用いそ、Ａｌ膜１′８からなる′
ペースｔｆｉｆ／＜ターンユングした後、Ａ／パターン
ニユンのためのレジストを残したｔｔコレクタコンタク
ト領域１１上のＭｏ５Ｌｓ膜表面の５１０２膜１７を弗
酸処理によってエツチング除去する。次いで、第８図に
示すようにその上に絶縁膜１９（膜厚的１［μｍ］の燐
けい酸ガラス膜又はコーテング樹脂）を形成し、これを
もう一度フオドリソグラフィ技術ヲ用いて′パターンユ
ングし、コレクタコアｐり′ト領域ｌｌ上ＯＭＯ８１ｇ
膜１５ 、 ヘ−７ｔ％（ＤｋｌＡｌ膜およびエミッ、
り領域１６に接続したＭｏＳｊ−ｇ膜を窓あけして、そ
の上に再びＡｌ膜を蒸着し、パターンユングしてＡ１４
に配線２ｏを形成する◎第８図の工程断面図では、エミ
ッタ領域１６上のＭｏ５１ｇ膜電極は図示されていない
が、第９図の平面図で明示しておシ、２１がＡｌ導電配
線との接続域で、２２．２８はそれぞれコレクタコンタ
クト′領域並びにペース領域とＡｇ導電配線との接続域
を示し、第９図のＡＡ′断面が第８図である。
上記実施例にあっては、Ｍｏ５１ｇを用いた実施例であ
るが、ＭＯ８ｉｇはその比抵抗が１０−’［Ω・ａ１１
］程度で、多結晶シリコンより１桁低い比抵抗であるか
ら、高速動作の制約は大巾に緩和される。且つ多結晶シ
リコンと同じく高精度に形成し易くて加工性にすぐれ、
弗酸、硝酸などの酸性薬品に耐性があり、しかも熱処理
して５１０２膜となるなど多結晶シリコンと同様の長所
をもった電極材料である。ＭｏＳｉ １１の池にも、高
融点金属のシリコン化合物トして、タングステンシリサ
イド（ＷＳｉｇ ） 。
るが、ＭＯ８ｉｇはその比抵抗が１０−’［Ω・ａ１１
］程度で、多結晶シリコンより１桁低い比抵抗であるか
ら、高速動作の制約は大巾に緩和される。且つ多結晶シ
リコンと同じく高精度に形成し易くて加工性にすぐれ、
弗酸、硝酸などの酸性薬品に耐性があり、しかも熱処理
して５１０２膜となるなど多結晶シリコンと同様の長所
をもった電極材料である。ＭｏＳｉ １１の池にも、高
融点金属のシリコン化合物トして、タングステンシリサ
イド（ＷＳｉｇ ） 。
タンタルシリサトド（Ｔａ５１１１ ）などがあり、同
様に使用することができる。
様に使用することができる。
以上のように、本発明は導電性が改善される電極材料を
用いて、エミッタをセルファラインで形成する製造方法
で、ＩＣの高速、高集積化に著しく寄与するものである
。
用いて、エミッタをセルファラインで形成する製造方法
で、ＩＣの高速、高集積化に著しく寄与するものである
。
第１図および第２図は従来の半導体装置のｍ１面図、゛
第８図ないし第８図は本発明棹か、−る半導体装置の製
造工程順断面図、第９図は同じくその平面図である。 図中、ｌは半導体塞板、２は素子分離領域、８゜Ｌｌは
コレクタコンタクト領域、４．１２はベース領域、６．
１６はエミッタ領域、６，６，６゜１４．１７はｓｉ、
０ｇ膜、７，１８．２０はＡ４？ ＩＩＩ。 ８は多結晶シリコン層、ｌＯはフィールドＳｍ０ｇ膜、
１８はコレクタ領域、１５はＮ１ｏｓｊｐ＋膜を示す。 第１１渇 第３１′２１ 第４ｊ４ 第５：４ 第６、η ７ 第７図 第 ９，４ 一一一］ Ａ′
第８図ないし第８図は本発明棹か、−る半導体装置の製
造工程順断面図、第９図は同じくその平面図である。 図中、ｌは半導体塞板、２は素子分離領域、８゜Ｌｌは
コレクタコンタクト領域、４．１２はベース領域、６．
１６はエミッタ領域、６，６，６゜１４．１７はｓｉ、
０ｇ膜、７，１８．２０はＡ４？ ＩＩＩ。 ８は多結晶シリコン層、ｌＯはフィールドＳｍ０ｇ膜、
１８はコレクタ領域、１５はＮ１ｏｓｊｐ＋膜を示す。 第１１渇 第３１′２１ 第４ｊ４ 第５：４ 第６、η ７ 第７図 第 ９，４ 一一一］ Ａ′
Claims (1)
- 半導体基板１に素子分離領域、コレクタコンタクト領域
、ベース領域を設けた後、エミッタ領域およびそれらの
電極を形成する半導体装置の製造方法において、ペース
領域とコレクタコンタクト領域とを窓あけした後、表面
にペースとは反対導［型の不純物を含む高融点金属のシ
リコン化合物を被着する工程、次いで該高融点金属のシ
リコン化合物をパターンユングして、エミッタ領域上と
コレクタコンタクト領域上とにのみに残存させる工程、
次いで、熱処理し、上記高融点金属のシリコン化合物よ
、り含有不純物を拡散せしめてエミッタ領域を形成する
と共に、該高融点金属のシリコ／化合物表面を酸化する
工程、次いで、導電金属を被着しパターンユングして、
ベース電極とする工程、を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099441A JPS582065A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099441A JPS582065A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582065A true JPS582065A (ja) | 1983-01-07 |
Family
ID=14247485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099441A Pending JPS582065A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582065A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948958A (ja) * | 1982-08-12 | 1984-03-21 | シ−メンス・アクチエンゲゼルシヤフト | 半導体集積回路 |
| JPS60137061A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
| JPS6164163A (ja) * | 1984-07-09 | 1986-04-02 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | バイポーラトランジスタの製造方法 |
-
1981
- 1981-06-25 JP JP56099441A patent/JPS582065A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948958A (ja) * | 1982-08-12 | 1984-03-21 | シ−メンス・アクチエンゲゼルシヤフト | 半導体集積回路 |
| JPS60137061A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
| JPS6164163A (ja) * | 1984-07-09 | 1986-04-02 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | バイポーラトランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| EP0043451B1 (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| JPS582065A (ja) | 半導体装置の製造方法 | |
| JPS584975A (ja) | 半導体装置の製造方法 | |
| JPS59214262A (ja) | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| JPH07202124A (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JPS62163341A (ja) | 高融点金属膜のパタ−ンニング法 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPS58155767A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05190547A (ja) | 半導体装置及びその製造方法 | |
| JPH035656B2 (ja) | ||
| JPH01120051A (ja) | 半導体装置 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JPS6125217B2 (ja) | ||
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS60163466A (ja) | 半導体装置の製造方法 | |
| JPH05121665A (ja) | 半導体装置 | |
| JPS5889861A (ja) | 半導体装置およびその製造方法 | |
| JPH06349770A (ja) | 半導体装置の製造方法 | |
| JPS6018144B2 (ja) | 半導体装置の製造方法 |