JPH03105947A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばトレンチアイソレーショ冫等の溝構
造を有する半導体装置の製造方法に関する。

（従来の技術） 半導体基板に溝構造を有する従来の半導体装置の製造方
法としては、例えば第５図に示すような方法がある。

まず、Ｓｉの半導体基板２１の表面にエッチングマスク
の材料として、例えば厚い酸化膜２２が熱酸化により形
威される（同図（ａ））。フォ１・リソグラフィの技術
を用いて酸化膜２２がパタニングされ、縦溝を形戊する
位置が開口２３される（同図（ｂ））。半導体基板２１
の表面に対し垂直方向の異方性が強いＲＩＥ等の異方性
エッチングを用いて半導体基板２１に縦溝２４が形成さ
れる（同図（Ｃ））。トレンチキャパシタとする場合は
、ここて縦溝２４の内壁が酸化される。

ＣＶＤ法等を用いて縦溝２４の内部及び半導体基板２１
の表面に多結晶シリコン又はＳｉ０２等の堆積物２５が
堆積される（同図（ｄ））。この工程で縦溝２４の内部
は堆積物２５で埋込まれる。

次いで、表面全体にエッチバック用のレジスト膜２６が
塗布される（同図（ｅ））。ＲＩＥ等のエッチング法を
用いて全面がエッチバックされ半導体基板２１の表面が
平坦化される（同図（ｆ））。

このように、開口部の輻が内部の幅と略同一か又は広い
縦満２４に対しては、ＣＶＤ法等を用いて、その内部に
堆積物２５を完全に埋込むことが可能である。

ところで、近時、半導体基板に開口部の幅よりも内部の
幅の方が大なる溝を形成し、この満にＳｉ０２等の堆積
物を埋込んてアイソレーション等を実現する技術が開発
されてきている。

第６図は、このような開口部２７ａの幅よりも内部の幅
の方が大きい断面菱形状の溝２７に、ＣＶＤ法等を用い
てＳｉ０２等の堆積物２５を埋込んだ満構造を示してい
る。このような溝２７ては、ＣＶＤ法等による堆積時に
、溝２７の内面及び半導体基板２］の表面に同じ厚さで
堆積物２５がついていくので、開口部２７ａが堆積物２
５で先に埋まり、溝２７の内部には空洞２８が生じる。

（発明が解決しようとする課題） 開口部の幅よりも内部の幅が大なる溝に堆積物が埋込ま
れた溝構造を有する半導体装置を製造するとき、従来の
方法では、溝の内部に堆積物の空洞が生じてしまう。こ
のため、半導体基板にストレスが残り、また、空洞の内
部には汚染物が溜ることがあるので、半導体装置の信頼
性を低下させるおそれがあるという問題があった。

そこで、この発明は、開口部の幅よりも内部の幅が大な
る溝に堆積物を完全に埋込むことができて、半導体装置
の信頼性を向上させることのできる半導体装置の製造方
法を提供することを目的とする。

［発明の構戊］ （課題を解決するための手段） この発明は上記課題を解決するために、半導体基板に開
口部の幅よりも内部の幅が大なる溝が形成され、該溝に
堆積物が埋込まれた構造を有する半導体装置の製造方法
であって、前記溝の内部及び前記半導体基板の表面に堆
積物を略均一な厚さに堆積し前記満の開口部を塞ぐ第１
の工程と、前記半導体基板の表面に対し垂直方向に異方
性を持つ異方性エッチングにより前記第１の工程で堆積
した堆積物をエッチングし、当該堆積物で前記満の内部
に形成された空洞に達するエッチング穴を掘る第２の工
程と、前記エッチング穴及び前記半導体基板の表面に堆
積物を堆積して当該エッチング穴を埋込む第３の工程と
、前記半導体基板の表面部の堆積物を除去して当該半導
体基板の表面部を平坦化する第４の工程とを有すること
を要旨とする。

（作用） 第１の工程による第１回目の堆積物の堆積の際に、’／
Ｒは開口部の幅よりも内部の怖の方が大きくなっている
ため、その内部に堆積物の空洞ができる。第２の工程に
よるその空洞に達するエッチング穴の形或及び第３の工
程による第２回目の堆積物の堆積が実施され、溝の内部
の幅の広がり度合が大きい場合には、この第２及び第３
の工程か所要回数だけ繰返されることにより、溝の内部
が堆積物で完全に埋込まれる。

（実施例） 以下、この発明の実施例を図面に基づいて説明する。

第１図及び第２図は、この発明の第１実施例を説明する
ための図である。

これらの図を用いて、この実施例に係る半導体装置の製
造方法を説明する。なお、以下の説明において（ａ）〜
（ｉ）の各項目記号は、第１図の（ａ）〜（１）のそれ
ぞれに対応する。

（ａ）　　Ｓｔの半導体基板１の表面に、エッチングマ
スクの材料として厚い酸化膜２を熱酸化により形或する
。次いで、フォトリソグラフィの技術を用いて酸化膜２
をバターニングし、溝を形成する位置を開口３する。

（ｂ）　　半導体基板１の表面に対し垂直方向の異方性
が強いＲＩＥ等の異方性エソチングを用いて半導体基板
１に縦満４を形成する。

（ｃ）　　縦溝４の内面に等方性エッチング或いはアル
カリ系異方性エッチング液を用いた異方性エッチングを
施す。図の例は、異方性エッチングを施した場合であり
、例えば８１半導体基板］の表面が（１００）面である
とすると、異方性エッチングは、（１　１　１）面で著
しくエッチレートが遅くなるので、（　１．　１．　１
　）面が露出したところでエッチングが止り、断面が菱
形状で、開口部５ａの幅よりも内部の幅の方が大なる満
５が形或される。ここで、所要の場合には、溝５の内壁
に酸化処理を行う。

（ｄ）　　ＣＶＤ法等を用いて満５の内部及び平導体基
板１．の表面に多結晶シリコンからなる堆積物６を略均
一な厚さに堆積し、溝５の開口部５ａを塞ぐ。堆積物６
の材質としては、溝構造の用途に応じて多結晶シリコン
に代えてＳｉ０２、ＰＳＧ又はＢＰＳＧ等を用いる。こ
の堆積工程にお（”て、満５は、内部が広がっているた
め、その内部に堆積物６の空洞８ができる。

（ｅ）　　ＲＩＥ等の垂直方向の異方性が強い異方性エ
ッチングを用いて堆積物６をエッチングする。このとき
、エッチングマスク材である酸化膜２よりも堆積物６の
方がエッチング速度の速い異方性エッチングを用いる。

（ｆ）　　堆積物６に対する異方性エッチングをさらに
進め、溝５の部分に、空洞８に達するエッチング六９を
形成する。エッチング穴９は、開口部よりも内部の方が
狭い形状となる。

（ｇ）　　ＣＶＤ法等を用いてエッチング穴９及び半導
体基板１の表面に、前記（ｄ）の工程で用いたものと同
材質の堆積物７を略均一な厚さに堆積し、エッチング穴
９を埋込む。

（ｈ）　　表面全体にエッチバック用のレジス１・膜１
１を塗布する。

（ｉ）　　ＲＩＥ等のエッチング法を用いて全而をエッ
チバックし、半導体基板１の表面を平坦化する。

上述のように、この実施例の方法によれば、従来方法に
比べて、異方性エッチングによりエッチング穴９を掘る
工程（ｅ）、（ｆ）と、ＣＶＤ法等による第２回目の堆
積物７を堆積する工程（ｇ）とを追加することにより、
開口部５ａの幅よりも内部の幅の方が大きな溝５に堆積
物６、７を完全に埋込むことが可能となる。

ここで、エッチング穴９を掘る工程（ｅ）、（ｆ）と第
２回目の堆積物７の堆積工程（ｇ）とをそれぞれ１回た
け追加することて、溝５の内部に堆積物６、７を完全に
埋込むことが可能どなるのは、第２図に示すように、開
口部５ａの幅Ｂの］／２の大きさＢ／２が、満５内部の
幅の最も大きい点５ｂと開口部５ａのエッジまでの水平
距離Ａよりも大きい場合である。水平距ＭＡが上記Ｂ／
２よりも大なる溝に対しては、エッチング六９を掘る工
程（ｅ）、（ｆ）及び第２回目の堆積物７の堆積工程（
ｇ）を所要回数たけ繰返すことにより溝の内部を堆積物
で完全に埋込むことが可能となる。

次に、第３図には、この発明の第２実施例を示す。

この実施例は、前記第１図の（ｄ）にｆ目当する第１回
目の堆積物堆積工程における堆積物をノンドープ多結晶
シリコン１２とし、この堆積工程後、そのノンドープ多
結晶シリコン１２の表面部を、リン或いはヒ素等の不純
物のドープ、拡散によりドープド多結晶シリコン１．　
２　ａとしたものである。

このような処理を付加すると、ドーブド多結晶ンリコン
１２ａは、エッヂング速度か速くなるため、エッチング
穴９を掘る工程（前記第１図の（ｅ’）（ｆ））で、空
洞８」二部の堆積物を効率よくエッチングすることが可
能となる。

また、そのエッチング進行中、空洞８の上部か開口した
際に、空洞８下部の堆積物のエッチングが始まるが、そ
の空洞８下部の堆積物は上部側よりもエッチング速度が
遅くなっているので、空洞８下部の堆積物の形状をそれ
ほど変形させずにエッチング六９を掘ることが可能とな
る。したかって溝５の内部を堆積物で完全に埋込むこと
がより一層容易になる。

さらに、ノンドープ多結晶シリコン１２に、不純物をド
ープする際、前述のように拡散法を用いずに、イオン注
入法により、開口部５ａの領域のみに不純物を導入すれ
ば、エッチング穴９の形成工程が一層効果的となる。

第４図には、この発明の第３実施例を示す。この実施例
は、上部側が等幅で下部の部分の幅が広い満に対して堆
積物を埋込む場合を示している。

なお、第４図において、前記第１図における部材及び部
位等と同一ないし均等のものは、前記と同一符号を以っ
て示し、重複した説明を省略する。

酸化膜２をバターニングしたマスクを用いて異方性エッ
チングにより縦溝を形戊する。次いでその縦溝の側壁部
を酸化膜等でマスクし、縦膚の底部のみを等方性エッチ
ングすることにより、上部側が等輻で下部の部分の幅が
広い溝１３を形成する（第４図（ａ））。

その後、第１回目の堆積物６堆積工程（同図（ｂ））、
異方性エッチングによるエッチング穴９の形或工程（同
図（Ｃ）、（ｄ））　、第２回目の堆積物７の堆積工程
（同図（ｅ））及びエッチバックによる半導体基板１の
表面の平坦化工程（同図（ｆ））を経て、開口部の幅よ
りも内部の幅の方が広い溝１３に堆積物６、７を完全に
埋込む。

なお、所要の場合には、エッチング穴９の形成工程及び
第２回目の堆積物の堆積工程を複数回繰返すことは、前
記第１実施例の場合と同様である。

［発明の効果］ 以上説明したように、この発明によれば、開口部の幅よ
りも内部の幅が大なる幅の内部及び半導体基板の表面に
堆積物を略均一な厚さに堆積しその溝の開口部を塞ぐ第
１の工程と、前記半導体基板の表面に対し垂直方向に異
方性を持つ異方性エッチングにより前記第１の工程で堆
積した堆積物をエッチングし、当該堆積物で前記溝の内
部に形成された空洞に達するエッチング穴を掘る第２の
工程と、そのエッチング穴及び前記半導体基板の表面に
堆積物を堆積して当該エッチング穴を埋込む第３の工程
と、前記半導体基板の表面部の堆積物を除去して当該半
導体基板の表面部を平坦化する第４の工程とを具備させ
たため、開口部の幅よりも内部の幅が大きな溝に堆積物
を完全に埋込むことができて半導体基板にストレスが残
ること等がなくなり、半導体装置の信頼性を向上させる
ことができるという利点がある。

【図面の簡単な説明】

第１図はこの発明に係る半導体装置の製造方法の第１実
施例を説明するための工程図、第２図は上記第１実施例
においてエッチング穴を掘る工程と第２目目の堆積物の
堆積工程とを各１回だけ行うことにより溝内部に堆積物
を完全に埋込むことのできる当該溝寸法を説明するため
の図、第３図はこの発明の第２実施例を説明するための
図、第４図はこの発明の第３実施例を説明するための工
程図、第５図は従来の半導体装置の製造方法を説明する
ための工程図、第６図は他の従来例を説明するための図
である。 １二半導体基板、 ５ａ：開口部、 ８：空洞、　　９

Claims (1)

1. 【特許請求の範囲】 半導体基板に開口部の幅よりも内部の幅が大なる溝が形
   成され、該溝に堆積物が埋込まれた構造を有する半導体
   装置の製造方法であって、 前記溝の内部及び前記半導体基板の表面に堆積物を略均
   一な厚さに堆積し前記溝の開口部を塞ぐ第１の工程と、 前記半導体基板の表面に対し垂直方向に異方性を持つ異
   方性エッチングにより前記第１の工程で堆積した堆積物
   をエッチングし、当該堆積物で前記溝の内部に形成され
   た空洞に達するエッチング穴を掘る第２の工程と、 前記エッチング穴及び前記半導体基板の表面に堆積物を
   堆積して当該エッチング穴を埋込む第３の工程と、 前記半導体基板の表面部の堆積物を除去して当該半導体
   基板の表面部を平坦化する第４の工程とを有することを
   特徴とする半導体装置の製造方法。