JPH03108004A - 電磁石制御装置 - Google Patents
電磁石制御装置Info
- Publication number
- JPH03108004A JPH03108004A JP1245537A JP24553789A JPH03108004A JP H03108004 A JPH03108004 A JP H03108004A JP 1245537 A JP1245537 A JP 1245537A JP 24553789 A JP24553789 A JP 24553789A JP H03108004 A JPH03108004 A JP H03108004A
- Authority
- JP
- Japan
- Prior art keywords
- electromagnet
- clock
- command value
- control device
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/10—Nuclear fusion reactors
Landscapes
- Particle Accelerators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電磁石制御装置に係り、特に、予め値が定め
られた出力パターンデータを制御クロックの周期毎に記
憶装置から読出し、その出力パターンデータに基づく指
令値を電磁石電源に与える方式の加速器や核融合装置等
において、記憶装置の容量を増大させないで、前記指令
値をより細かく出力するのに好適な電磁石制御装置に関
するものである。
られた出力パターンデータを制御クロックの周期毎に記
憶装置から読出し、その出力パターンデータに基づく指
令値を電磁石電源に与える方式の加速器や核融合装置等
において、記憶装置の容量を増大させないで、前記指令
値をより細かく出力するのに好適な電磁石制御装置に関
するものである。
［従来の技術］
従来の電磁石制御装置、例えば加速器の電磁石制御装置
では、指令値である出力パターンデータを制御クロック
毎に一旦生成した後は、制御クロックが到来する毎に、
前記出力パターンを１つずつ出力していた。このような
例としては、特開昭６２−２４３２１３号等がある。
では、指令値である出力パターンデータを制御クロック
毎に一旦生成した後は、制御クロックが到来する毎に、
前記出力パターンを１つずつ出力していた。このような
例としては、特開昭６２−２４３２１３号等がある。
［発明が解決しようとする課題］
ところが、上記従来技術は、制御クロック毎に一旦値が
定まった出力パターンデータを制御クロック毎に更新す
るという方式のため、隣合う２つの制御クロックの間の
期間には、本来変化すべき制御指令値が、一定のまま維
持されてしまっていた。
定まった出力パターンデータを制御クロック毎に更新す
るという方式のため、隣合う２つの制御クロックの間の
期間には、本来変化すべき制御指令値が、一定のまま維
持されてしまっていた。
したがって１例えば電磁石電流の制御において、制御指
令値が理想的に滑らかに変化した場合に比べて、誤差が
発生することは避けられなかった。
令値が理想的に滑らかに変化した場合に比べて、誤差が
発生することは避けられなかった。
これを解決するためには、出力パターンデータの数を増
やすことが考えられるが、単純に増やすことは、直ちに
記憶装置の大型化を招き、メモリＩＣの必要量が膨大な
数にのぼることになる。
やすことが考えられるが、単純に増やすことは、直ちに
記憶装置の大型化を招き、メモリＩＣの必要量が膨大な
数にのぼることになる。
本発明の目的は、記憶装置を大型化することなく、従来
の離散的出力パターンを基礎として、より多くの出力パ
ターンが得られ、電磁石をより高精度に制御できる電磁
石制御装置を提供することである。
の離散的出力パターンを基礎として、より多くの出力パ
ターンが得られ、電磁石をより高精度に制御できる電磁
石制御装置を提供することである。
［課題を解決するための手段］
本発明は、上記目的を達成するために、予め値が定めら
れた出力パターンデータを制御クロックの周期毎に記憶
装置から読出し、その出力パターンデータに基づく指令
値を電磁石電源に与える電磁石制御装置において、前記
制御クロックを逓倍し内部クロックを生成する逓倍回路
と、その内部クロックの到来毎に、前記出力パターンデ
ータに基づいて、前記到来時刻における指令値を補間演
算により導出する補間演算回路とを備え、補間演算によ
り導出した指令値を電磁石電源に与える電磁石制御装置
を提案するものである。
れた出力パターンデータを制御クロックの周期毎に記憶
装置から読出し、その出力パターンデータに基づく指令
値を電磁石電源に与える電磁石制御装置において、前記
制御クロックを逓倍し内部クロックを生成する逓倍回路
と、その内部クロックの到来毎に、前記出力パターンデ
ータに基づいて、前記到来時刻における指令値を補間演
算により導出する補間演算回路とを備え、補間演算によ
り導出した指令値を電磁石電源に与える電磁石制御装置
を提案するものである。
前記内部クロックの制御クロックに対する逓倍数を２の
倍数とすると、演算が単純になる。
倍数とすると、演算が単純になる。
本発明は、また、上記目的を達成するために、予め値が
定められた出力パターンデータを制御クロックの周期毎
に記憶装置から読出し、その出力パターンデータに基づ
く指令値を電磁石電源に与える電磁石制御装置において
、前記制御クロックよりも高い内部クロックを発生する
クロック発生回路と、その内部クロックを分周し前記出
力パターン読出し用制御クロックを生成する分周回路と
、前記内部クロックの到来毎に、出力パターンデータに
基づいて、前記到来時刻における指令値を補間演算によ
り導出する補間演算回路とを備え、補間演算により導出
した指令値を電磁石電源に与える電磁石制御装置を提案
するものである。
定められた出力パターンデータを制御クロックの周期毎
に記憶装置から読出し、その出力パターンデータに基づ
く指令値を電磁石電源に与える電磁石制御装置において
、前記制御クロックよりも高い内部クロックを発生する
クロック発生回路と、その内部クロックを分周し前記出
力パターン読出し用制御クロックを生成する分周回路と
、前記内部クロックの到来毎に、出力パターンデータに
基づいて、前記到来時刻における指令値を補間演算によ
り導出する補間演算回路とを備え、補間演算により導出
した指令値を電磁石電源に与える電磁石制御装置を提案
するものである。
この場合は、制御クロックの内部クロックに対する分周
数を２の倍数とすると、演算が単純になる。
数を２の倍数とすると、演算が単純になる。
上記いずれの電磁石制御装置も、荷電粒子加速用電磁石
の制御装置として、加速器に適用でき、また、プラズマ
閉じ込め用電磁石の制御装置として、核融合装置に適用
可能である。
の制御装置として、加速器に適用でき、また、プラズマ
閉じ込め用電磁石の制御装置として、核融合装置に適用
可能である。
［作用］
上記制御クロック逓倍回路は、与えられた制御クロック
の周波数を０倍して、内部クロックを生成する。
の周波数を０倍して、内部クロックを生成する。
補間演算回路は、その内部クロックにより、前記制御ク
ロックよりも短い間隔で起動され、その起動時刻におけ
る制御指令値を、その時刻前後の出力パターンデータの
値に基づき、補間演算により求める。
ロックよりも短い間隔で起動され、その起動時刻におけ
る制御指令値を、その時刻前後の出力パターンデータの
値に基づき、補間演算により求める。
したがって、出力パターンデータの密度をｎ倍にするこ
とができるので、制御指令値に含まれる誤差を１ ／
ｎに減らすことが可能となる。
とができるので、制御指令値に含まれる誤差を１ ／
ｎに減らすことが可能となる。
なお、一般に制御クロックは外部から与えられるが、補
間演算に必要な高い周波数の内部クロックを備え、これ
を分周して、逆に、出力パターン読出し等に用いる制御
クロックを生成する方式も考えられる。
間演算に必要な高い周波数の内部クロックを備え、これ
を分周して、逆に、出力パターン読出し等に用いる制御
クロックを生成する方式も考えられる。
また、逓倍あるいは分周の数を２の倍数とすると、後述
のように、演算が単純になる。
のように、演算が単純になる。
以下では、加速器の電磁石の制御装置を例に採り、本発
明を説明するが、本発明は、核融合装置等の電磁石の制
御装置にも適用できる。
明を説明するが、本発明は、核融合装置等の電磁石の制
御装置にも適用できる。
［実施例コ
第１図は、本発明による電磁石制御装置を加速器の電磁
石電源に適用した実施例の系統構成を示すブロック図で
ある。
石電源に適用した実施例の系統構成を示すブロック図で
ある。
電磁石制御装置１０は、上位計算機１からの出力パター
ンデータを基に、クロック発生器３で作られる周波数ｆ
の制御クロックに従い、電磁石電源４に対して制御指令
値を出力する。電磁石′ｒｊｌ源４は、変換器５の点弧
角を制御し、電磁石６を励磁する。電磁石６から発生す
る磁場は、加速器７内の電子やイオンからなるビームの
偏向、集束。
ンデータを基に、クロック発生器３で作られる周波数ｆ
の制御クロックに従い、電磁石電源４に対して制御指令
値を出力する。電磁石′ｒｊｌ源４は、変換器５の点弧
角を制御し、電磁石６を励磁する。電磁石６から発生す
る磁場は、加速器７内の電子やイオンからなるビームの
偏向、集束。
発散等の基本的操作を行う。
シンクロトロンやストレージリング等の加速器には、こ
のような制御系が数十から数百設けられている。
のような制御系が数十から数百設けられている。
上位計算機１は、各電磁石の励磁特性と所要の発生磁場
パターンとから、励磁電流や印加電圧等の時系列データ
を出力パターンデータとして予め生成しておく。ここで
は、出力パターンデータのデータ間の時間間隔をΔＴと
する。−旦生成された出力パターンデータは、外部記憶
装置２に貯えられる。加速器を運転する場合、上位計算
機１は、外部記憶装置２から、必要な出力パターンデー
タを取り出し、電磁石制御装置１０のパターンメモリ１
１に設定する。パターンメモリ１１上のデータＲ１，Ｒ
２，・・・ＲｔｙＲｔ＋２．・・・ＲＮは、上記出力パ
ターンデータを構成するデータの値と完全に一致する。
パターンとから、励磁電流や印加電圧等の時系列データ
を出力パターンデータとして予め生成しておく。ここで
は、出力パターンデータのデータ間の時間間隔をΔＴと
する。−旦生成された出力パターンデータは、外部記憶
装置２に貯えられる。加速器を運転する場合、上位計算
機１は、外部記憶装置２から、必要な出力パターンデー
タを取り出し、電磁石制御装置１０のパターンメモリ１
１に設定する。パターンメモリ１１上のデータＲ１，Ｒ
２，・・・ＲｔｙＲｔ＋２．・・・ＲＮは、上記出力パ
ターンデータを構成するデータの値と完全に一致する。
一方、クロック発生器３からの周波数ｆの制御クロック
は、電磁石制御装置１０内の逓倍回路１２により、周波
数ｎｆの内部クロックに変換される。
は、電磁石制御装置１０内の逓倍回路１２により、周波
数ｎｆの内部クロックに変換される。
逓倍回路１２の詳細な構成の一例を第２図に示す。この
例は、フェーズロックドループ（Ｐ Ｌ Ｌ）方式の逓
倍回路である。内部クロックｎｆを分周器１２４で１
／ ｎに分周した信号とクロック発生器３からの制御ク
ロックｆとは、位相検波器１２１により、位相差を検出
される。位相検波器１２１の出力信号は、高周波成分を
減衰させるフィルタ１２２を通して、電圧制御発振器１
２３に出力され、電圧に応じた周波数で発振させる。そ
の発振周波数は、ｎｆを中心とした値に設定する。この
電圧制御発振器１２３の出力は、内部クロックｎｆとな
り、前述の通り、１ ／ ｎ分周器１２４により、制御
クロックｆとほぼ同一周波数に分周された後、位相検波
器１２１に入力される。位相検波器１２１から分周器１
２４までの部分が、フィードバックループを形成してい
るために、内部クロックｎｆは、制御クロックｆを正確
にｎ倍したものとなる。
例は、フェーズロックドループ（Ｐ Ｌ Ｌ）方式の逓
倍回路である。内部クロックｎｆを分周器１２４で１
／ ｎに分周した信号とクロック発生器３からの制御ク
ロックｆとは、位相検波器１２１により、位相差を検出
される。位相検波器１２１の出力信号は、高周波成分を
減衰させるフィルタ１２２を通して、電圧制御発振器１
２３に出力され、電圧に応じた周波数で発振させる。そ
の発振周波数は、ｎｆを中心とした値に設定する。この
電圧制御発振器１２３の出力は、内部クロックｎｆとな
り、前述の通り、１ ／ ｎ分周器１２４により、制御
クロックｆとほぼ同一周波数に分周された後、位相検波
器１２１に入力される。位相検波器１２１から分周器１
２４までの部分が、フィードバックループを形成してい
るために、内部クロックｎｆは、制御クロックｆを正確
にｎ倍したものとなる。
さて、第１図に戻り、補間演算回路１３は、上記内部ク
ロックｎｆにより起動され、パターンメモリ１１上のデ
ータを補間演算し、その時刻における指令値Ｒを演算す
る。指令値Ｒは、出力回路１４を介して、電磁石電源４
に出力される。
ロックｎｆにより起動され、パターンメモリ１１上のデ
ータを補間演算し、その時刻における指令値Ｒを演算す
る。指令値Ｒは、出力回路１４を介して、電磁石電源４
に出力される。
次に、補間回路１３の構成および動作を第３図により説
明する。内部クロックｎｆは、補間演算回路１３に入力
されると、クロックカウンタ１３１で積算される。クロ
ックカウンタ１３１の積算値には、０≦ｋ ＜ ｎの整
数値をとる。すなわち、クロックカウンタ１３１は、ｎ
−１の大きさを持ち、オーバーフローする毎に、桁上げ
信号を出力するように構成されている。したがって、ク
ロックカウンタ１３１は、内部クロックｎｆがｎ個到来
する毎に、Ｏに戻るとともに、桁上げ信号を出力する。
明する。内部クロックｎｆは、補間演算回路１３に入力
されると、クロックカウンタ１３１で積算される。クロ
ックカウンタ１３１の積算値には、０≦ｋ ＜ ｎの整
数値をとる。すなわち、クロックカウンタ１３１は、ｎ
−１の大きさを持ち、オーバーフローする毎に、桁上げ
信号を出力するように構成されている。したがって、ク
ロックカウンタ１３１は、内部クロックｎｆがｎ個到来
する毎に、Ｏに戻るとともに、桁上げ信号を出力する。
この桁上げ信号は、アドレスポインタ１３２に送られ、
積算される。アドレスポインタ１３２の値ｉは、第１図
パターンメモリ１１の範囲と同じ１≦ｉ≦Ｎの範囲をと
る。アドレスポインタ１３２の値ｉにより、パターンメ
モリ１１上のデータＲ１およびＲ１＋１が、演算部１３
３に取り込まれる。演算部１３３は、補間演算を実行す
る。
積算される。アドレスポインタ１３２の値ｉは、第１図
パターンメモリ１１の範囲と同じ１≦ｉ≦Ｎの範囲をと
る。アドレスポインタ１３２の値ｉにより、パターンメ
モリ１１上のデータＲ１およびＲ１＋１が、演算部１３
３に取り込まれる。演算部１３３は、補間演算を実行す
る。
補間演算の一例を（１）式に示す。
Ｒ＝（（ΔＴ−ｋ・Δ１）／ΔＴ）Ｒ１＋（（ｋ・Δ１
）／ΔＴ）Ｒ＋＋、 ・・・（１）ただし、Ｒ：指令
値 ΔＴ：制御クロック周期（＝１／ｆ） Δｔ：内部クロック周期（＝１／ｎｆ）ｋ ：クロック
カウンタ積算値 （１）式により、内部クロック毎の指令値Ｒを演算でき
る。
）／ΔＴ）Ｒ＋＋、 ・・・（１）ただし、Ｒ：指令
値 ΔＴ：制御クロック周期（＝１／ｆ） Δｔ：内部クロック周期（＝１／ｎｆ）ｋ ：クロック
カウンタ積算値 （１）式により、内部クロック毎の指令値Ｒを演算でき
る。
同一パターンを用いても、従来例では、第４図に示すよ
うに、指令値ＲがへＴ毎に大きい階段状に変化するのに
対し、本発明によれば、Δを毎にすなわち従来例のｎ倍
の密度で指令値Ｒが変化するようになり、誤差が１ ／
ｎになり、制御精度が改善される。
うに、指令値ＲがへＴ毎に大きい階段状に変化するのに
対し、本発明によれば、Δを毎にすなわち従来例のｎ倍
の密度で指令値Ｒが変化するようになり、誤差が１ ／
ｎになり、制御精度が改善される。
また、（１）式を変形して、
Ｒ＝ （１−ｋ ・Δｔ／ΔＴ）Ｒｔ＋（ｋ・Δｔ／
ΔＴ）Ｒ＋＋□ ＝ （１ｋ／ ｎ）Ｒｉ＋ （ｋ／ ｎ）Ｒｓ＋１・
・・ （２） に着目すると、（２）式において、ｎを２の倍数すなわ
ち２，４，８，１６．・・・に選ぶことにより、（１）
式において必要だった除算を、２進数の右シフト演算に
置き換えできるため、補間演算をより高速に実行できる
という特有の効果が得られる。
ΔＴ）Ｒ＋＋□ ＝ （１ｋ／ ｎ）Ｒｉ＋ （ｋ／ ｎ）Ｒｓ＋１・
・・ （２） に着目すると、（２）式において、ｎを２の倍数すなわ
ち２，４，８，１６．・・・に選ぶことにより、（１）
式において必要だった除算を、２進数の右シフト演算に
置き換えできるため、補間演算をより高速に実行できる
という特有の効果が得られる。
なお、前記実施例では、制御クロックを逓倍して内部ク
ロックを作る方式を説明したが、これとは逆に、内部ク
ロックをまず作り、それを分周して制御クロックを得る
ようにしてもよい。
ロックを作る方式を説明したが、これとは逆に、内部ク
ロックをまず作り、それを分周して制御クロックを得る
ようにしてもよい。
その場合も分周比を２の倍数とすれば、（２）式の場合
と同様に、補間演算を高速化できる・本発明は、加速器
の電磁石の制御のみならず、予め値が定められた出力パ
ターンデータを制御クロックの周期毎に記憶装置から読
出し、この出力パターンデータに基づく指令値を電磁石
電源に与える方式のものならば、例えば核融合装置のプ
ラズマ閉じ込め用電磁石の制御装置等にも適用できる。
と同様に、補間演算を高速化できる・本発明は、加速器
の電磁石の制御のみならず、予め値が定められた出力パ
ターンデータを制御クロックの周期毎に記憶装置から読
出し、この出力パターンデータに基づく指令値を電磁石
電源に与える方式のものならば、例えば核融合装置のプ
ラズマ閉じ込め用電磁石の制御装置等にも適用できる。
［発明の効果］
本発明によれば、出力パターンデータの記憶装置を大型
化せずに、出力パターンデータの密度を高めることがで
き、電磁石をより高精度に制御できる。
化せずに、出力パターンデータの密度を高めることがで
き、電磁石をより高精度に制御できる。
第１図は、本発明による電磁石制御装置を加速器の電磁
石電源に適用した実施例の系統構成を示すブロック図、
第２図は逓倍回路の詳細な構成の一例を示す図、第３図
は補間回路の構成および動作を説明する図、第４図は従
来例の指令値Ｒの変化の一例を示す図、第５図は本発明
の指令値Ｒの変化の一例を示す図である。 １・・・上位計算機、２・・・外部記憶装置、３・・・
クロック発生器、４・・・電磁石電源、５・・・変換器
、６・・・電磁石、７・・・ビーム、１０・・・電磁石
制御装置、１１・・・パターンメモリ、１２・・・逓倍
回路、１２１・・・位相検波器、１２２・・・フィルタ
、１２３・・・電圧制御発振器、１２４・・・分周器、
１３・・・補間演算回路、１３１・・・クロックカウン
タ、 １３２・・・アドレスポインタ、１３３・・・演算部、
１４・・・出力回路。
石電源に適用した実施例の系統構成を示すブロック図、
第２図は逓倍回路の詳細な構成の一例を示す図、第３図
は補間回路の構成および動作を説明する図、第４図は従
来例の指令値Ｒの変化の一例を示す図、第５図は本発明
の指令値Ｒの変化の一例を示す図である。 １・・・上位計算機、２・・・外部記憶装置、３・・・
クロック発生器、４・・・電磁石電源、５・・・変換器
、６・・・電磁石、７・・・ビーム、１０・・・電磁石
制御装置、１１・・・パターンメモリ、１２・・・逓倍
回路、１２１・・・位相検波器、１２２・・・フィルタ
、１２３・・・電圧制御発振器、１２４・・・分周器、
１３・・・補間演算回路、１３１・・・クロックカウン
タ、 １３２・・・アドレスポインタ、１３３・・・演算部、
１４・・・出力回路。
Claims (6)
- １．予め値が定められた出力パターンデータを制御クロ
ックの周期毎に記憶装置から読出し、前記出力パターン
データに基づく指令値を電磁石電源に与える電磁石制御
装置において、 前記制御クロックを逓倍し内部クロックを生成する逓倍
回路と、 前記内部クロックの到来毎に、前記出力パターンデータ
に基づいて、前記到来時刻における指令値を補間演算に
より導出する補間演算回路とを備え、 前記補間演算により導出した指令値を前記電磁石電源に
与えることを特徴とする電磁石制御装置。 - ２．請求項１に記載の電磁石制御装置において、前記内
部クロックの制御クロックに対する逓倍数を２の倍数と
したことを特徴とする電磁石制御装置。 - ３．予め値が定められた出力パターンデータを制御クロ
ックの周期毎に記憶装置から読出し、前記出力パターン
データに基づく指令値を電磁石電源に与える電磁石制御
装置において、 前記制御クロックよりも高い内部クロックを発生するク
ロック発生回路と、 前記内部クロックを分周し前記出力パターン読出し用制
御クロックを生成する分周回路と、前記内部クロックの
到来毎に、前記出力パターンデータに基づいて、前記到
来時刻における指令値を補間演算により導出する補間演
算回路とを備え、 前記補間演算により導出した指令値を前記電磁石電源に
与えることを特徴とする電磁石制御装置。 - ４．請求項３に記載の電磁石制御装置において、前記制
御クロックの内部クロックに対する分周数を２の倍数と
したことを特徴とする電磁石制御装置。 - ５．荷電粒子加速用電磁石の制御装置として、請求項１
〜４のいずれか一項に記載の電磁石制御装置を備えたこ
とを特徴とする加速器。 - ６．プラズマ閉じ込め用電磁石の制御装置として、請求
項１〜４のいずれか一項に記載の電磁石制御装置を備え
たことを特徴とする核融合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245537A JPH03108004A (ja) | 1989-09-21 | 1989-09-21 | 電磁石制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245537A JPH03108004A (ja) | 1989-09-21 | 1989-09-21 | 電磁石制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03108004A true JPH03108004A (ja) | 1991-05-08 |
Family
ID=17135172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1245537A Pending JPH03108004A (ja) | 1989-09-21 | 1989-09-21 | 電磁石制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03108004A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015838A (ja) * | 2008-07-04 | 2010-01-21 | Mitsubishi Electric Corp | 電磁石電源装置およびこの電磁石電源装置を備えた粒子線照射医療システム |
| JP2016109658A (ja) * | 2014-12-07 | 2016-06-20 | 一穂 松本 | 荷電粒子ビーム衝突型核融合炉 |
-
1989
- 1989-09-21 JP JP1245537A patent/JPH03108004A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015838A (ja) * | 2008-07-04 | 2010-01-21 | Mitsubishi Electric Corp | 電磁石電源装置およびこの電磁石電源装置を備えた粒子線照射医療システム |
| JP2016109658A (ja) * | 2014-12-07 | 2016-06-20 | 一穂 松本 | 荷電粒子ビーム衝突型核融合炉 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1486000B1 (en) | Frequency converter and methods of use thereof | |
| JPS6010128Y2 (ja) | 周波数合成装置 | |
| US4339722A (en) | Digital frequency multiplier | |
| JPS5931897B2 (ja) | 周波数合成装置 | |
| US5848047A (en) | Playback apparatus and playback method | |
| US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
| JPH0661851A (ja) | 周波数シンセサイザ | |
| US7205800B2 (en) | Clock frequency divider circuit | |
| CN111642139A (zh) | 频率调节器及其频率调节方法、电子设备 | |
| JP2002084186A (ja) | タイミング信号発生回路、及び、それを備えた半導体検査装置 | |
| JPH03108004A (ja) | 電磁石制御装置 | |
| JP2004032586A (ja) | 逓倍ｐｌｌ回路 | |
| JP2011061929A (ja) | モータ速度制御装置 | |
| EP3907889A1 (en) | Frequency locked loop, electronic device, and frequency generating method | |
| JPH10326698A (ja) | プラズマ処理装置 | |
| WO2002069484A1 (en) | Acceleration and deceleration control method | |
| KR20030066791A (ko) | 정밀 위상 생성기 | |
| JPH03285300A (ja) | 加速器の制御装置 | |
| JPS63219221A (ja) | クロツク周波数逓倍回路 | |
| JPH04324716A (ja) | 周波数シンセサイザ | |
| JPH0255800B2 (ja) | ||
| JPH04129330A (ja) | 周波数シンセサイザ装置 | |
| JP2004336232A (ja) | 周波数分周回路及び方法 | |
| JPH02206917A (ja) | ランダム周波数信号発生回路 | |
| JPH0795070A (ja) | Ｐｌｌ回路 |