JPH04324716A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、出力周波数を任意に可
変設定できる機能を有し、周波数切替時間の高速化が可
能な、位相同期ループ（ＰＬＬ：Ｐｈａｓｅ　Ｌｏｃｋ
ｅｄ　Ｌｏｏｐ）構成を用いた周波数シンセサイザの改
良に関するものである。

【０００２】

【従来の技術】出力周波数を任意に可変設定することの
できる位相同期ループ（ＰＬＬ）構成を用いた周波数シ
ンセサイザとして、従来は、電圧制御発振器（ＶＣＯ：
Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌ
ａｔｏｒ）の出力を可変分周器を用いて分周した帰還信
号と、周波数が一定の基準信号とを位相比較器に入力し
、その位相比較器の出力をループフィルタを介してＶＣ
Ｏに帰還するという構成が広く応用されている。図７は
このような従来の構成例図である。図中、２０１はＶＣ
Ｏ、２０２は分周器、２０３は基準発振器（ＯＳＣ）、
２０４は位相比較器、２０５はループフィルタである。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、位相比較器２０４は一般に基準信号と帰
還信号との乗算処理を行うように構成されており、位相
比較器２０４の出力の低周波成分に位相誤差情報が含ま
れているため、不要な高調波を十分に抑圧して除去する
ためのループフィルタ２０５が不可欠である。ところが
、周波数シンセサイザの周波数切替時間はループフィル
タ２０５の時定数に依存しており、また、周波数シンセ
サイザ出力のＳ／Ｎ（信号対雑音電力比）を一定値以上
に確保するためにはループフィルタ２０５の時定数を大
きく設定する必要がある。

【０００４】以上のように、従来の構成では、不要な高
調波を除去することによるＳ／Ｎの向上と周波数切替時
間の高速化とは互いに相反関係にあるため、両者を同時
に満足させることができないという不具合が生ずる。こ
の不具合を救済するため、図７の構成において、周波数
切替時の引込み動作と引込み後の定常動作とで、ループ
フィルタ２０５の時定数を小さい値（高速引込み）から
大きい値（高Ｓ／Ｎ）へ切替える方法も考案されている
。しかしこの方法では、ループフィルタ２０５の切替時
に発生するＶＣＯ２０１の入力電圧の変動による周波数
ゆらぎによって位相比較器２０４の出力値が変動し、結
局、長い時間の過渡応答が生じてしまう。このため、周
波数切替時点でのループフィルタの出力変動の抑圧や位
相比較器の出力値の一時記憶保持などの対策が別途必要
となり回路規模が大きくなるという問題点がある。本発
明の目的は、前記従来の構成における周波数切替時間の
高速化と、高Ｓ／Ｎ化の相反関係の問題を回避するとと
もに、小形化，ＩＣ化に適する周波数シンセサイザを提
供することにある。

【０００５】

【課題を解決するための手段】本発明の周波数シンセサ
イザは、制御電圧に従って出力周波数を任意に可変設定
できる電圧制御発振器を備えた位相同期ループ構成の周
波数シンセサイザにおいて、基準クロックを出力する基
準発振器と、該基準発振器からの基準クロックを一方の
入力とし、他方の入力端に与えられる開ループ／閉ルー
プ切替信号により閉ループ動作時には該基準クロックを
出力し開ループ動作時には基準クロックの出力を停止す
る第１のＡＮＤゲート回路と、該基準クロックを分周し
基準位相信号ψを生成出力するカウンタと、前記電圧制
御発振器の出力周波数を１／Ｐ（Ｐ≧１）に分周して分
周クロックを出力する固定分周器と、該分周クロックを
一方の入力とし、他方の入力端に与えられる前記開ルー
プ／閉ループ切替信号により閉ループ動作時には該分周
クロックを出力し開ループ動作時には該分周クロックの
出力を停止する第２のＡＮＤゲート回路と、該第２のＡ
ＮＤゲート回路の出力クロックのタイミングに従って所
定の位相増加ステップ値を積算した位相積算出力の２π
ラジアンを法とする値を帰還位相信号φとして出力する
数値制御発振器と、前記基準位相信号ψと前記帰還位相
信号φとを式ε＝［｛（ψ−φ）＋３π｝ｍｏｄ２π］
−π（但し、｛・｝ｍｏｄ２πは２πラジアンで除した
ときの剰余）により演算しその出力範囲が（−π〜π）
ラジアンの位相誤差信号εを出力する位相比較回路と、
該位相誤差信号εを平均化した位相誤差平均値外１を前
記開ループ／閉ループ切替信号により開ループ動作開始
後の所定の時間帯で出力する平均化回路と、前記位相誤
差信号εと位相誤差平均値外１とを入力し前記開ループ
／閉ループ切替信号により閉ループ動作中は位相誤差信
号εを開ループ動作中は位相誤差平均値外１を切替出力
する切替器と、該切替器の出力をアナログ値に変換する
Ｄ／Ａ変換器と、該Ｄ／Ａ変換器の出力に含まれる量子
化雑音成分を除去した出力を前記電圧制御発振器の前記
制御電圧として与える低域ろ波器とを備えたことを特徴
とする。

【０００６】

【実施例】〔構成〕図１は、本発明の第１の実施例を示
す一構成例図である。図において、１は基準発振器であ
り基準クロックを出力する。２はＡＮＤゲート回路であ
り、前記基準クロックを一方の入力とし、他方の入力端
に供給される開ループ／閉ループ切替信号により、閉ル
ープ動作時には基準クロックを出力し、開ループ動作時
には基準クロックの出力を停止する。３はカウンタであ
り、前記ＡＮＤゲート回路２からの基準クロックを分周
することにより、基準位相信号ψを生成して出力する。

【０００７】４は電圧制御発振器（ＶＣＯ：Ｖｏｌｔａ
ｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）
であり、外部から与えられる制御電圧に従った発振周波
数ｆ０　を出力する。５は固定分周器であり、前記ＶＣ
Ｏ４の出力周波数ｆ０　を１／Ｐ（Ｐ≧１）に固定分周
し、ｆＣＬＫ　（＝ｆ０　／Ｐ）を出力する。６は２と
同様のＡＮＤゲート回路であり、前記固定分周器５の出
力であるｆＣＬＫ　を一方の入力とし、他方の入力端に
与えられる前記開ループ／閉ループ切替信号により、閉
ループ動作時にはｆＣＬＫ　を出力し、開ループ動作時
にはｆＣＬＫ　の出力を停止する。

【０００８】７は数値制御発振器（ＮＣＯ：Ｎｕｍｅｒ
ｉｃａｌ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏ
ｒ）であり、ＡＮＤゲート回路６の出力ｆＣＬＫ　のタ
イミングに従って外部から設定される位相増加ステップ
値（ディジタル値）Δφを積算し、帰還位相信号φ（０
≦φ≦２π、φはディジタル値）を出力する。このＮＣ
Ｏ７は加算器とレジスタとで容易に構成することができ
る。

【０００９】８は位相比較回路であり、前記カウンタ３
からの基準位相信号ψを一方の入力（加算値）とし、前
記ＮＣＯ７からの帰還位相信号φを他方の入力（減算値
）として加算演算を行い、次の（１）式に従って演算さ
れた位相誤差信号ε（−π≦ε≦π）を出力する。

【数１】 　　　　ε＝［｛（ψ−φ）＋３π｝ｍｏｄ２π］−π
　　　　　　　　……………（１）（但し、｛・｝ｍｏ
ｄ２πは２πラジアンで除したときの剰余） この位相比較回路８は加算器で容易に構成することがで
きる。

【００１０】９は平均化回路であり、前記開ループ／閉
ループ切替信号に従って、位相比較回路８からの位相誤
差信号εを平均化し、開ループ動作開始後の所定の時間
帯で位相誤差平均値外１を出力する。この平均化回路９
は加算器とレジスタとで容易に構成することができる。

【００１１】図３は上記平均化回路８の一構成例図であ
る。図において、１０１は位相誤差信号εを一方の入力
とし、後述のレジスタ１０２より帰還される値を他方の
入力として加算演算を行い、その結果を出力する加算器
である。１０２は加算器１０１の出力を一時記憶してお
き、外部より供給されるタイミングに従って出力するレ
ジスタである。レジスタ１０２の出力は加算器１０１へ
帰還される。以上の構成により、加算器１０１によるε
の積算回数を２ｍ　回とし、得られた積算値をｍビット
だけ桁落としした値、即ち２−ｍ倍の値を平均値（位相
誤差平均出力）外１とすることにより、２ｍ　個のサン
プルの平均動作を得ることができる。

【００１２】再び図１に戻って、１０は切替器であり、
位相比較回路８からの位相誤差信号εと平均化回路９か
らの位相誤差平均値外１とを入力し、前記開ループ／閉
ループ切替信号に従って、閉ループ動作中は位相誤差信
号εを出力し、開ループ動作中は位相誤差平均値外１を
出力する。１１はＤ／Ａ変換器であり、切替器１０の出
力ディジタル値をアナログ値に変換する。１２は低域ろ
波器（ＬＰＦ：Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）であ
り、Ｄ／Ａ変換器１１の出力に含まれる量子化雑音成分
を除去して前記ＶＣＯ４の制御電圧入力とする。

【００１３】次に、図２は本発明による第２の実施例を
示す構成例図である。図２の構成例における全ての構成
要素は、図１の構成要素１〜１２と全く同一であって、
ただＡＮＤゲート回路２及び６の入力が、それぞれ固定
分周器５及び基準発振器１の出力に接続されていること
のみが、図１の第１の実施例の場合と異なっている。

【００１４】〔作用〕図１及び図３の本発明の第１の実
施例についてその作用を図４，図５及び図６を用いて次
に説明する。図４（Ａ），（Ｂ）及び（Ｃ）は、閉ルー
プ動作時の帰還位相信号φ，基準位相信号ψ，位相誤差
信号εの動作例を示すタイムチャートである。まず、図
４により、閉ループ動作時における同期引込みの作用を
説明する。今、時刻０においてＮＣＯ７の出力をφ＝０
とする。以降ＮＣＯ７は固定分周器５の出力信号ｆＣＬ
Ｋ　の１周期毎（１／ｆＣＬＫ　）に位相増加ステップ
値Δφの積算を続け、その積算によるＮＣＯ７の出力は
、図４（Ａ）に示すようにΔφのステップで階段状に上
昇する。次に時刻ｔ１　に至りφの値が２π以上に到達
すると、２π値を超えて破線で示した仮の積算値から２
πを差し引いた値に下降し、再びΔφのステップで上昇
してゆく。時刻ｔ１　以降は時刻０以降と同様の動作を
繰り返し、鋸歯状波形の帰還位相信号φを得る。一方、
基準位相信号ψは、基準発振器１の出力をカウンタ３に
より積算カウントした数値で与えられるので、図４（Ｂ
）に示すように、φと同様の鋸歯状波形となる。

【００１５】さて、今、図４に示すように、帰還位相信
号φが基準位相信号ψに対して進み位相である場合を考
える。このとき、図４（Ｃ）の破線に示す基準位相信号
ψと帰還位相信号φの単純な数値上の差（ψ−φ）には
、基準位相信号が２πから０に変換する度に−２πの位
相ジャンプが生ずる。この位相ジャンプは（１）式に基
づく演算により補正され、図４（Ｃ）の実線で示すよう
な位相誤差信号εが得られる。

【００１６】以上から、本発明による構成では、閉ルー
プ動作による同期引込みにおいて、上記基準位相信号ψ
と帰還位相信号φが直接的な位相情報であり、位相誤差
信号εに真の位相誤差が得られるため、理論上は位相誤
差信号εに高調波成分を含むことがなく、従来の構成に
必要であった高調波成分抑圧のためのループフィルタは
本質的に不要となることが分かる。このため、従来の構
成において、周波数切替時間が長くなる要因であったル
ープフィルタの時定数は、本発明においては小さい値に
設定することができるので周波数の高速切替が可能とな
る。位相誤差信号εは、Ｄ／Ａ変換器１１によってアナ
ログ値に変換され、ＬＰＦ１２による量子化雑音成分の
除去後、ＶＣＯ４の制御電圧入力として帰還される。こ
の負帰還ループの構成により希望する出力周波数ｆ０　
を得ることができる。

【００１７】ここで、出力周波数ｆ０　とＮＣＯ７の位
相増加ステップ値Δφとの関係を導出してみる。まず、
カウンタ３の入力である基準クロックをｆｃ　とし、カ
ウンタ３の分周数をＮとすると図４（Ｂ）における周期
Ｔｃ　は次の（２）式で表される。

【数２】 また、ＮＣＯ７の周期ＴＮＣＯ　は次の（３）式で与え
られる。

【数３】 　　基準位相信号の周期Ｔｃ　と帰還位相信号の周期Ｔ
ＮＣＯ　は、位相同期状態ではＴｃ　＝ＴＮＣＯ　であ
るので（２）式，（３）式より次の（４）式が得られる
。

【数４】 また、固定分周器５の出力クロックｆＣＬＫ　は次の（
５）式で示される。

【数５】 　　従って（４）式，（５）式より、出力周波数ｆ０　
は次の（６）式で表すことができる。

【数６】 　　（６）式より、Ｐ，Ｎ，ｆｃ　を一定とすると、出
力周波数ｆ０はΔφに逆比例する関係で一意に決定でき
ることが分かる。

【００１８】次に、図５は本発明の構成における周波数
切替動作のフローチャートである。図において、動作開
始（ＳＴＡＲＴ）後、まず、ステップ１において（６）
式の関係に基づきΔφを設定することにより出力周波数
を設定し、ステップ２の閉ループ動作に入る。該閉ルー
プ動作によりステップ３で同期引込み後、ステップ４に
入り平均化回路９により位相誤差信号εの平均化動作を
行い平均値外１を得た時点で、ステップ５において外１
を保持値とする制御電圧で開ループ動作に入る。

【００１９】以上の一連の動作を、更に図６を用いて説
明する。図６は、図５に示したフローチャートに基づく
周波数切替動作のタイムチャートである。図中上段はＶ
ＣＯ４の出力周波数、中段はＡＮＤゲート回路２及び６
、平均化回路９及び切替器１０に入力される開ループ／
閉ループ切替信号、下段は平均化回路９の積算出力を、
それぞれ示している。図において、出力周波数をｆ１　
からｆ２　へ切替える場合を考える。このとき、図５の
ステップ１からステップ３へ到るプロセスで、ＶＣＯ４
の出力周波数は閉ループ動作によりｆ１　からｆ２　へ
変化する。次に、同期引込みが終了した時点から、ステ
ップ４においてまず平均化回路９の出力がリセットされ
、ただちに平均化（積算）処理が開始される。ステップ
５では開ループ動作に切替わり、Ｄ／Ａ変換器１１及び
ＬＰＦ１２には平均化回路出力外１が供給される。外１
は開ループ動作中一定値となるので安定した出力周波数
が得られる。また、開ループ動作中は、ＡＮＤゲート回
路２及び６により、カウンタ３及びＮＣＯ７に供給する
基準クロック及び固定分周器５の出力ｆＣＬＫ　をそれ
ぞれ停止することによって、基準位相信号ψ及び帰還位
相信号φを保持し、ψ及びφの位相すべりを防止する。 これにより、次の閉ループ動作開始時の位相誤差信号ε
が前回の閉ループ動作の最終値に保持され、次のチャネ
ル切替えによる同期引込みが高速で行なえる。

【００２０】次に、図２の第２の実施例に基づく本発明
の動作について述べる。図２では、図１の第１の実施例
の場合とは逆に、基準位相信号ψはＮＣＯ７により得ら
れ、また、帰還位相信号φはカウンタ３により得られる
構成となっている。従って、図１の構成において導出し
た、（２）式，（３）式及び（４）式におけるｆｃ　と
ｆＣＬＫ　は互いに交換されるので、それぞれ下式を得
る。

【数７】 一方、図２の構成においても前述の（５）式は成立して
いるので、この（５）式と上記（４）′式とにより、結
局出力周波数ｆ０　は前述の（６）式に対応する次の式
で表すことができる。

【数８】 　　上記（６）′式より、Ｐ，Ｎ，ｆｃ　を一定とする
と、出力周波数ｆ０　は、図１の構成では（６）式によ
りΔφに逆比例する関係であったのに対し、図２の構成
ではΔψに比例する関係で一意に決定できることが分か
る。

【００２１】

【発明の効果】以上詳細に説明したように、本発明の周
波数シンセサイザの構成では、ＮＣＯを用いることによ
り直接的に帰還位相信号の抽出、もしくは基準位相信号
の生成を実現しているので、ディジタル信号処理による
直接位相比較が可能となる。従って、従来の構成におい
て発生した高調波成分が発生せず、ループフィルタの時
定数を小さい値に設定できるので閉ループ動作時の周波
数引込み時間の高速化がはかれる。また、閉ループ動作
による周波数引込み後、平均化回路を用いて位相誤差成
分を平均化し、その平均値を保持して開ループ動作を行
うことにより周波数安定性の高い信号が得られる。更に
、回路の大半がディジタル信号処理であるので回路の小
形化，ＩＣ化に適している等の利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図

【図２
】本発明の第の２実施例を示すブロック図

【図３】図１
及び図２中の平均化回路の一構成例を示すブロック図

【図４】帰還位相信号，基準位相信号及び位相誤差信号
のタイムチャート

【図５】周波数切替動作のフローチャート

【図６】周波
数切替のタイムチャート

【図７】従来のＰＬＬ構成の周波数シンセサイザのブロ
ック図

【符号の説明】

１　　基準発振器 ２　　ＡＮＤゲート回路 ３　　カウンタ ４　　ＶＣＯ ５　　固定分周器 ６　　ＡＮＤゲート回路 ７　　ＮＣＯ ８　　位相比較回路 ９　　平均化回路 １０　　切替器 １１　　Ｄ／Ａ変換器 １２　　ＬＰＦ １０１　　加算器 １０２　　レジスタ ２０１　　ＶＣＯ ２０２　　分周器 ２０３　　基準発振器 ２０４　　位相比較器 ２０５　　ループフィルタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　制御電圧に従って出力周波数を任意に
   可変設定できる電圧制御発振器を備えた位相同期ループ
   構成の周波数シンセサイザにおいて、基準クロックを出
   力する基準発振器と、該基準発振器からの基準クロック
   を一方の入力とし、他方の入力端に与えられる開ループ
   ／閉ループ切替信号により閉ループ動作時には該基準ク
   ロックを出力し開ループ動作時には基準クロックの出力
   を停止する第１のＡＮＤゲート回路と、該基準クロック
   を分周し基準位相信号ψを生成出力するカウンタと、前
   記電圧制御発振器の出力周波数を１／Ｐ（Ｐ≧１）に分
   周して分周クロックを出力する固定分周器と、該分周ク
   ロックを一方の入力とし、他方の入力端に与えられる前
   記開ループ／閉ループ切替信号により閉ループ動作時に
   は該分周クロックを出力し開ループ動作時には該分周ク
   ロックの出力を停止する第２のＡＮＤゲート回路と、該
   第２のＡＮＤゲート回路の出力クロックのタイミングに
   従って所定の位相増加ステップ値を積算した位相積算出
   力の２πラジアンを法とする値を帰還位相信号φとして
   出力する数値制御発振器と、前記基準位相信号ψと前記
   帰還位相信号φとを式ε＝［｛（ψ−φ）＋３π｝ｍｏ
   ｄ２π］−π（但し、｛・｝ｍｏｄ２πは２πラジアン
   で除したときの剰余）により演算しその出力範囲が（−
   π〜π）ラジアンの位相誤差信号εを出力する位相比較
   回路と、該位相誤差信号εを平均化した位相誤差平均値
   外１を前記開ループ／閉ループ切替信号により開ループ
   動作開始後の所定の時間帯で出力する平均化回路と、前
   記位相誤差信号εと位相誤差平均値外１とを入力し前記
   開ループ／閉ループ切替信号により閉ループ動作中は位
   相誤差信号εを開ループ動作中は位相誤差平均値外１を
   切替出力する切替器と、該切替器の出力をアナログ値に
   変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力に含ま
   れる量子化雑音成分を除去した出力を前記電圧制御発振
   器の前記制御電圧として与える低域ろ波器とを備えた周
   波数シンセサイザ。 【外１】
2. 【請求項２】　　請求項１の第１のＡＮＤゲート回路の
   一方の入力として前記固定分周器からの分周クロックを
   与えて前記カウンタから帰還位相信号φを出力し、請求
   項１の第２のＡＮＤゲート回路の一方の入力として前記
   基準発振器からの基準クロックを与えて前記数値制御発
   振器から基準位相信号ψを出力するように構成したこと
   を特徴とする請求項１に記載した周波数シンセサイザ。